一种具有内嵌叉指nmos双向scr结构的esd保护器件的制作方法
【技术领域】
[0001]本发明属于集成电路的静电放电保护领域，涉及一种高压ESD保护器件，具体涉及一种具有内嵌叉指匪OS双向SCR结构ESD的保护器件，可用于提高片上IC高压ESD保护的可靠性。
【背景技术】
[0002]静电放电(ESD)现象普遍存在于自然界中，人们对静电放电的印象是闪电或冬天脱毛衣时迸出的火花。在半导体工业中，随着半导体尺寸的减小和芯片功能的多样化，静电放电对集成电路(IC)的潜在威胁显得越来越明显，ESD保护设计已成为IC系统可靠性设计中的重要环节之一，良好的ESD防护设计可以增强IC的电路性能，延长使用寿命。随着半导体集成功率技术的快速发展，功率IC已经广泛的应用在人们的生活和生产中，功率IC的大电压、大电流与大功率特性，大幅提高了功率IC的静电放电保护设计难度。
[0003]近年来，可控硅(SCR)器件具有单位面积二次失效电流大，ESD鲁棒性强的优点，在ESD保护设计中受到广泛的关注。然而，SCR的触发电压高、维持电压低导致的开启速度慢、电压钳制能力低和易闩锁的特性，大幅限制了 SCR器件在ESD防护中的应用。本发明提供了一种具有内嵌叉指NMOS双向SCR结构的ESD保护器件技术方案，通过内嵌叉指NMOS结构和寄生P阱电阻形成的阻容耦合效应，一方面可降低器件的触发电压，提高器件的响应速度，另一方面可以减小SCR电流导通路径中的电流密度，增大SCR的导通电阻，提高维持电压。
【发明内容】
[0004]针对现有的ESD防护器件中普遍存在的触发电压高、维持电压低、抗闩锁能力不足的问题，本发明实例设计了一种具有内嵌叉指NMOS双向SCR结构的ESD保护器件，既充分利用了SCR器件强电流泄放能力的特点，使器件在ESD脉冲作用下，形成PNPN结构的ESD电流泄放路径，又通过内嵌叉指匪OS和寄生P阱电阻的阻容耦合电流路径，提高器件的响应速度，降低双向SCR电流导通路径中的电流密度，增大SCR的导通电阻，提高维持电压。
[0005]本发明通过以下技术方案实现:
[0006]一种具有内嵌叉指NMOS双向SCR结构的ESD保护器件，其包括双向SCR结构的ESD电流泄放路径和内嵌叉指匪OS与寄生电阻形成的阻容耦合电流路径，以提高器件的ESD鲁棒性和电流导通均匀性，增强器件的维持电压，其特征在于:主要由P衬底、P外延、第一 N阱、P阱、第二N阱、第一浅隔离槽、第一N+注入区、第二浅隔离槽、第一P+注入区、第三浅隔离槽、第二N+注入区、第三N+注入区、第二P+注入区、第四N+注入区、第五N+注入区、第四浅隔离槽、第三P+注入区、第五浅隔离槽、第六N+注入区、第六浅隔离槽、第一多晶硅栅、第一薄栅氧化层、第二多晶硅栅、第二薄栅氧化层构成；
[0007]所述P外延在所述P衬底的表面区域；
[0008]在所述的P外延表面部分区域从左到右依次设有所述第一N阱、所述P阱和所述第二N阱，所述第一N阱的左侧与所述P外延的左侧边缘相连，所述第一N阱的右侧与所述P阱的左侧相连，所述P阱的右侧与所述第二 N阱的左侧相连，所述第二 N阱的右侧与所述P外延的右侧边缘相连；
[0009]在所述第一N阱的表面部分区域从左到右依次设有所述第一浅隔离槽、所述第一 N+注入区、所述第二浅隔离槽、所述第一 P+注入区和所述第三浅隔离槽，所述第一 N阱的左侧边缘与所述第一浅隔离槽左侧相连，所述第一浅隔离槽的右侧与所述第一 N+注入区的左侧相连，所述第一 N+注入区的右侧与所述第二浅隔离槽的左侧相连，所述第二浅隔离槽的右侧与所述第一 P+注入区的左侧相连，所述第一 P+注入区的右侧与所述第三浅隔离槽的左侧相连，所述第三浅隔离槽的右侧与所述第二 N+注入区的左侧相连；
[0010]所述第二N+注入区横跨在所述第一 N阱和所述P阱的表面部分区域；
[0011]在所述P阱的表面部分区域从左到右依次设有所述第一多晶硅栅、所述第一薄栅氧化层、所述第三N+注入区、所述第二P+注入区、所述第四N+注入区、所述第二多晶硅栅、所述第二薄栅氧化层，所述第一多晶硅栅在所述第一薄栅氧化层的上方，所述第二多晶硅栅在所述第二薄栅氧化层的上方，所述第一薄栅氧化层的左侧与所述第二 N+注入区的右侧相连，所述第一薄栅氧化层的右侧与所述第三N+注入区的左侧相连，沟道长度Dl可根据被保护电路的工作电压调节，所述第三N+注入区的右侧与所述第二 P+注入区的左侧相连，所述第二 P+注入区的右侧与所述第四N+注入区的左侧相连，所述第四N+注入区的右侧与所述第二薄栅氧化层的左侧相连，所述第二薄栅氧化层的右侧与所述第五N+注入区的左侧相连，沟道长度D2可根据被保护电路的工作电压调节；
[0012]所述第五N+注入区横跨在所述P阱与所述第二N阱的表面部分区域；
[0013]在所述第二N阱的表面部分区域从左到右依次设有所述第四浅隔离槽、所述第三P+注入区、所述第五浅隔离槽、所述第六N+注入区和所述第六浅隔离槽，所述第四浅隔离槽的左侧与所述第五N+注入区的右侧相连，所述第四浅隔离槽的右侧与所述第三P+注入区的左侧相连，所述第三P+注入区的右侧与所述第五浅隔离槽的左侧相连，所述第五浅隔离槽的右侧与所述第六N+注入区的左侧相连，所述第六N+注入区的右侧与所述第六浅隔离槽的左侧相连，所述第六浅隔离槽的右侧与所述第二 N阱的右侧边缘相连；
[0014]第一金属I与所述第一N+注入区相连，第二金属I与所述第一 P+注入区相连，第三金属I与所述第一多晶硅栅相连，第四金属I与所述第三N+注入区相连，第五金属I与所述第二 P+注入区相连，第六金属I与所述第四N+注入区相连，第七金属I与所述第二多晶硅栅相连，第八金属I与所述第三P+注入区相连，第九金属I与所述第六N+注入区相连；
[0015]所述第三金属I与第一金属2相连，所述第五金属I与所述第一金属2相连，所述第七金属I与所述第一金属2相连，所述第四金属I与第十金属I相连，所述第六金属I与所述第十金属I相连；
[0016]所述第一金属I与第二金属2相连，所述第二金属I与所述第二金属2相连，用作器件的电极端A;
[0017]所述第八金属I与第三金属2相连，所述第九金属I与所述第三金属2相连，用作器件的电极端D。
[0018]本发明的有益技术效果为:
[0019](I)本发明实例器件在ESD脉冲作用下，当所述电极端A接ESD脉冲高电位，所述电极端D接ESD脉冲低电位时，由所述第一P+注入区、所述第一N讲、所述P讲、所述第五N+注入区、所述第二N阱和所述第六N+注入区构成一条PNPN结构的正向ESD电流导通路径，当所述电极端A接ESD脉冲低电位，所述电极端D接ESD脉冲高电位时，由所述第三P+注入区、所述第二N阱、所述P阱、所述第二N+注入区、所述第一N阱和所述第一N+注入区构成一条PNPN结构的反向ESD电流导通路径，以增强器件的ESD鲁棒性，实现ESD脉冲的双向防护。
[0020](3)本发明实例器件通过由所述第二 N+注入区、所述第五N+注入区、所述P阱、所述第一多晶硅栅、所述第一薄栅氧化层、所述第三N+注入区、所述第二多晶硅栅、所述第二薄栅氧化层、所述第四N+注入区和所述第二 P+注入区构成叉指匪OS和寄生P阱电阻的阻容耦合电流路径，以增强器件的ESD鲁棒性，降低双向SCR的电流导通路径在所述P阱中的电流密度，增大SCR的导通电阻，提高维持电压。
【附图说明】
[0021 ]图1是本发明实施例的器件结构剖面图；
[0022]图2是本发明实例器件用于ESD保护的金属连接图；
[0023]图3是本发明实例器件在ESD脉冲作用下的内部等效电路图。
[0024]图4是本发明实例器件在ESD脉冲作用下的电流路径及工作机制示意图。
【具体实施方式】
[0025]下面结合附图和【具体实施方式】对本发明作进一步详细的说明:
[0026]本发明实例设计了一种具有内嵌叉指NMOS双向SCR结构的ESD保护器件，既充分利用了SCR器件强电流处理能力特点，使器件在ESD脉冲作用下，形成PNPN结构的ESD电流泄放路径，又通过内嵌叉指NMOS和寄生P阱电阻的阻容耦合电流路径，降低双向SCR电流导通路径中的电流密度，增大SCR的导通电阻，提高维持电压。
[0027]如图1