一种新型esd保护电路的制作方法
【技术领域】
[0001]本实用新型涉及保护电路技术领域，尤其是一种新型ESD保护电路。
【背景技术】
[0002]伴随工艺技术的日益完善，可靠性问题越来越成为制约集成电路发展的瓶颈，而在众多失效原因中，静电放电(ESD)问题尤为重要，据统计结果表明:大约40%以上的集成电路失效都是由于ESD失效引起的。
[0003]目前对于新的ESD电路结构的研宄和改进不是很多，普遍存在箝位器件在泄放完静电以后不能及时关闭，使得静电电压在箝位器件的栅上保持时间较长，可能导致箝位器件发生热电击穿导致达不到良好的静电防护效果，或将工作的重点在于器件方面，以使用新的器件来获得更好的静电防护效果，但是这样做的结果却提高了电路的成本。
【实用新型内容】
[0004]针对上述现有技术中存在的不足，本实用新型的目的在于提供一种成本低、静电防护效果好、能够有效地抑制错误触发和电源噪声的新型ESD保护电路。
[0005]为了实现上述目的，本实用新型采用如下技术方案:
[0006]一种新型ESD保护电路，它包括第一 PMOS管、第二 NMOS管、第三NMOS管、第四NMOS管和第五NMOS管；
[0007]所述第一 PMOS管的源极与栅极之间连接有第一电容、栅极还连接VDD电压、漏极连接所述第二 NMOS管的漏极和第四NMOS管的栅极；
[0008]所述第二 NMOS管的栅极连接所述第一 PMOS管的栅极和第三NMOS管的漏极、漏极连接所述第四NMOS管的栅极、源极接地；
[0009]所述第三NMOS管的漏极与源极之间连接有第一电阻、漏极还连接所述第一 PMOS管的栅极、源极接地、栅极连接所述第四NMOS管的栅极；
[0010]所述第四NMOS管的漏极连接所述第五NMOS管的栅极、源极接地；
[0011]所述第五NMOS管的漏极连接所述第一 PMOS管的漏极和VDD电压、源极接地。
[0012]由于采用了上述方案，本实用新型采用单管MOS管器件产生反馈使得电路在静电泄放完毕以后能够及时关闭，既能有效地保护箝位器件的栅极，还能有效地保护内部电路，同时由于采用了动态延时电路，使得电路能够有效地抑制错误触发和电源噪声，与常规的保护电路相比，具有更好的保护效果，另外，电路采用的是普通器件，并没有使用特殊器件以及工艺，可以大大节省电路的成本。
【附图说明】
[0013]图1是本实用新型实施例的电路结构图。
【具体实施方式】
[0014]以下结合附图对本实用新型的实施例进行详细说明，但是本实用新型可以由权利要求限定和覆盖的多种不同方式实施。
[0015]如图1所示，本实施例的一种新型ESD保护电路，它包括第一 PMOS管M1、第二 NMOS管M2、第三NMOS管M3、第四NMOS管M4和第五NMOS管M5。
[0016]第一 PMOS管Ml的源极与栅极之间连接有第一电容Cl、栅极还连接VDD电压、漏极连接第二 NMOS管M2的漏极和第四NMOS管M4的栅极。
[0017]第二 NMOS管M2的栅极连接第一 PMOS管Ml的栅极和第三NMOS管M3的漏极、漏极连接第四NMOS管M4的栅极、源极接地。
[0018]第三NMOS管M3的漏极与源极之间连接有第一电阻R1、漏极还连接第一 PMOS管Ml的栅极、源极接地、栅极连接第四NMOS管M4的栅极。
[0019]第四NMOS管M4的漏极连接第五NMOS管M5的栅极、源极接地。
[0020]第五NMOS管M5的漏极连接第一 PMOS管Ml的漏极和VDD电压、源极接地。
[0021 ] 本实施例的电路采用了反馈以及动态延时结构，第一 PMOS管Ml与第二匪OS管M2构成一个反相器，电路中采用的第一电阻Rl与第一电容Cl构成的RC网络用于检测静电电压的变化，将A点的电压通过反相器传输到B点，再在B点接第四NMOS管M4，作进一步延时，最后传输到箝位器件即第五NMOS管M5上，通过控制箝位器件的开启将静电泄放掉，电路能够有效地抑制错误触发和电源噪声。
[0022]该电路和普通电路最大的区别是:在RC网络检测电路上加了一个反馈器件即第三NMOS管M3，它在静电电压来临时形成一个低阻通路，同时也起到泄放电流的目的，加大了电流的泄放力度，减少最后一级主泄放通路的压力。由于采用了反馈操作，使得电路能够在静电发生时间内迅速将静电电流泄放掉，及时将保护电路关闭，避免将箝位器件即第五NMOS管M5的栅氧化层损坏，同时避免产生误操作。
[0023]具体地，在电路正常工作情况下，第一电容Cl的作用使A点的电位为‘0’，第一PMOS管Ml与第二 NMOS管M2构成的反相器的作用使B点的电位为‘I’，第四NMOS管M4导通，C点的电位降为‘0’，箝位器件第五NMOS管M5关闭.从而保证在电路正常工作情况下，静电保护电路关闭，不会影响内部电路的正常工作。但是当静电来临时，由于RC时间常数小于静电脉冲上升的时间，A点的电压跟随静电电压变为‘1’，这样，B点的电压就为‘0’，第四NMOS管M4关闭，因此C点的电压为‘ I’，最后一级箝位器件第五NMOS管M5开启，将静电放电电流泄放掉。随着第一电容Cl的不断充电，A点的电势逐渐降低，各器件工作状态开始反转，反馈器件第三NMOS管及时开启，A点的电势迅速降为‘0’，最后一级箝位器件第五NMOS管M5栅极上面的电压保持时间不会过长，有效地保护了箝位器件的栅极。
[0024]另外，该电路采用的是普通器件，并没有使用特殊器件以及工艺，可以大大节省电路的成本。
[0025]以上所述仅为本实用新型的优选实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本实用新型的专利保护范围内。
【主权项】
1.一种新型ESD保护电路，其特征在于:它包括第一 PMOS管、第二 NMOS管、第三NMOS管、第四NMOS管和第五NMOS管； 所述第一 PMOS管的源极与栅极之间连接有第一电容、栅极还连接VDD电压、漏极连接所述第二 NMOS管的漏极和第四NMOS管的栅极； 所述第二 NMOS管的栅极连接所述第一 PMOS管的栅极和第三NMOS管的漏极、漏极连接所述第四NMOS管的栅极、源极接地； 所述第三NMOS管的漏极与源极之间连接有第一电阻、漏极还连接所述第一 PMOS管的栅极、源极接地、栅极连接所述第四NMOS管的栅极； 所述第四NMOS管的漏极连接所述第五NMOS管的栅极、源极接地； 所述第五NMOS管的漏极连接所述第一 PMOS管的漏极和VDD电压、源极接地。
【专利摘要】本实用新型涉及保护电路技术领域，尤其是一种新型ESD保护电路。它包括第一PMOS管、第二NMOS管、第三NMOS管、第四NMOS管和第五NMOS管；第一PMOS管的源极与栅极之间连接有第一电容、栅极还连接VDD电压、漏极连接第二NMOS管的漏极和第四NMOS管的栅极；第二NMOS管的栅极连接第一PMOS管的栅极和第三NMOS管的漏极、漏极连接第四NMOS管的栅极、源极接地；第三NMOS管的漏极与源极之间连接有第一电阻、漏极还连接第一PMOS管的栅极、栅极连接第四NMOS管的栅极；第四NMOS管的漏极连接第五NMOS管的栅极；第五NMOS管的漏极连接第一PMOS管的漏极、源极接地。本实用新型采用了反馈以及动态延时结构，能有效地保护箝位器件的栅极且能够有效地抑制错误触发和电源噪声，具有成本低、静电防护效果佳的优点。
【IPC分类】H01L23/60, H01L27/02
【公开号】CN204651318
【申请号】CN201520219585
【发明人】何斯
【申请人】何斯
【公开日】2015年9月16日
【申请日】2015年4月11日