Esd保护的制作方法

Esd保护的制作方法
【专利摘要】ESD保护电路包括在返回线(例如，地)和要保护的信号线之间的至少两个保护组件的串联连接，所述串联连接包括连接到信号线的第一保护组件和连接到地线的第二保护组件。它们以相反极性连接，使得当一个保护组件正向导通时另一个保护组件处于反向击穿模式。偏置电压源通过偏置阻抗连接到两个保护组件之间的连接点。使用偏置电压能够降低由ESD保护电路所导致的信号失真。
【专利说明】 ESD保护
【技术领域】
[0001]本发明涉及ESD保护电路。ESD保护电路用于保护电路组件不受例如由静电引起的电压尖峰。
【背景技术】
[0002]通常，当存在超过限制的电压时，ESD保护电路向地提供电流通路。
[0003]例如，在天线处提供ESD保护的通常方法要使用无源滤波器。可以将电感器或电容率禹连到地，或可以使用例如尖峰-间隙(spark-gaps)或变阻器的专用组件。然而,这些组件会限制带宽并降低系统设计者的设计自由。专用组件也可以具有上百伏的过冲电压，再次令额外保护滤波器成为必需。
[0004]半导体保护组件提供具有低过冲的非常可靠的ESD保护，但是导致信号失真。基于半导体结或栅极的ESD保护器件具有电压相关电容，尤其在OV附近。这会导致例如在需要快速、低过冲电压器件的天线处的高失真。具体地，二极管电容的固有电压相关性引起对天线信号不期望的相互调制。

【发明内容】

[0005]根据本发明，提供了一种ESD保护电路，包括:在返回线和要保护的信号线之间的至少两个单向半导体组件的串联连接，所述串联连接包括连接到信号线的第一保护组件和与第一保护组件串联连接到返回线的第二保护组件，以及偏置电压源，所述偏置电压源通过偏置阻抗连接到两个保护组件之间的连接点。
[0006]优选地，第一和第二保护组件以相反极性串联的方式排列。
[0007]该电路通过向两个相反极性串联连接的保护组件之间的连接点施加偏置电压，能够降低由ESD保护电路导致的失真。偏置降低了第一保护组件的电容与信号线上的电压的相关性。阻抗用于构成滤波器，以便防止偏置电压源影响电路性能。
[0008]可以在信号线和返回线之间以正向导通方向连接第一保护组件，且可以在信号线和返回线之间以反向导通方向连接第二保护组件。这意味着正向组件用于从信号线释放ESD电流。因此，可以使用具有较小电容的小型组件。因此，第一保护组件的电容可以小于第二保护组件的电容。例如，保护组件可以都是二极管，或它们可以是二极管连接的晶体管。
[0009]例如，当将保护直接置于GSM天线处时，偏置电压可以是IOV以上，且可以在相同封装或甚至相同裸片(die)内产生偏置电压。
[0010]在第一示例中，所述电路包括:
[0011]在信号线和返回线之间的至少两个保护组件的第一串联连接，所述第一串联连接包括第一保护组件(用于保护)和第二保护组件(用于箝位)；以及第一偏置电压源，所述第一偏置电压源通过第一偏置阻抗连接到第一和第二保护组件之间的连接点；以及
[0012]在信号线和返回线之间的至少两个保护组件的第二串联连接，所述第二串联连接包括第三保护组件(用于保护)和第四保护组件(用于箝位)；以及第二偏置电压源，所述第二偏置电压源通过第二偏置阻抗连接到第三和第四保护组件之间的连接点。
[0013]这种排列具有两个分支，一个针对正ESD事件以及一个针对负ESD事件。在每个分支中，第一保护组件传导ESD电流并提供低电容通路。第二(箝位)保护组件处于相反方向中。
[0014]第一偏置电压源可以通过第一偏置电阻器和/或第一噪声阻断二极管串联、或通过具有高阻抗的另一配置连接到连接点，且第二偏置电压源可以通过第二偏置电阻器和/或第二噪声阻断二极管串联、或具有高阻抗的另一配置连接到连接点。
[0015]通过噪声阻断二极管防止噪声到达信号线。它们的高阻抗与第二和第四(箝位)保护组件的电容一同构成低通滤波器。
[0016]相对于信号返回线，第一偏置电压源是正的而第二偏置电压源是负的，且第一电压源可以在相应噪声阻断二极管的阳极侧，而第二电压源可以在相应噪声阻断二极管的阴极侧。
[0017]第一和第二保护组件可以是在它们的阴极处连接的背对背二极管，第三和第四保护组件可以是在它们阳极处连接的背对背二极管。这样，它们是针对不同极性ESD事件而设计的。
[0018]第二和第四保护组件可以是具有大于峰值信号幅度(例如，20V)的击穿电压的箝位Zener 二极管。第一和第三保护组件可以是具有箝位Zener 二极管击穿电压两倍(例如，40V)以上的击穿电压的低电容二极管。第一和第三保护组件仅正向导通，而不是处于击穿配置中，因而可以由于功耗比反向导通的小而令尺寸较小。
[0019]在第二示例中，第一和第二保护组件都是反向箝位二极管，例如Zener 二极管，其极性相反串联。在ESD脉冲的情况下，二极管之一将正向导通，一个将在反向击穿条件下导通。
[0020]施加偏置电压以便降低失真。偏置电压可以是正或负。偏置电压应足够高，使得AC信号不驱动二极管之一或另一个两端的电压太接近于0V，在此处C(V)相关性很陡峭(steep)。
[0021 ] 在第三示例中，电路包括:
[0022]在信号线和内部节点之间的至少两个保护组件的第一串联连接，包括反串联的第一保护组件(用于保护)和第二保护组件(用于箝位)；
[0023]在内部节点和返回线之间的至少两个保护组件的第二串联连接，包括反串联的第三保护组件(用于保护)和第四保护组件(用于箝位)；
[0024]信号线和内部节点之间的正向第五保护组件；
[0025]在返回线和内部节点之间的后向第六保护组件；以及
[0026]偏置电压源，通过偏置阻抗连接到该内部节点。
[0027]在第四示例中，所述电路包括:
[0028]在信号线和第一内部节点之间的至少两个保护组件的第一串联连接，包括反串联的第一保护组件(用于保护)和第二保护组件(用于箝位)；
[0029]在第一内部节点和返回线之间的至少两个保护组件的第二串联连接，包括反串联的第三保护组件(用于保护)和第四保护组件(用于箝位)；[0030]在信号线和第二内部节点之间的至少两个保护组件的第三串联连接，包括反串联的第五保护组件(用于保护)和第六保护组件(用于箝位)；
[0031]在第二内部节点和返回线之间的至少两个保护组件的第四串联连接，包括反串联的第七保护组件(用于保护)和第八保护组件(用于箝位)；
[0032]第一正偏置电压源，通过偏置阻抗连接到第一内部节点；以及
[0033]第二负偏置电压源，通过偏置阻抗连接到第二内部节点。
[0034]所述电路，S卩，保护组件、偏置电压源和用于将偏置电压耦连到连接点的组件，可以构成为单个封装。该单个封装可以具有最少数量的额外管脚，且包含偏置的ESD保护组件和所需的电压产生器。可以调整分量值和电压，使得失真最小。
[0035]该电路可以具有用于测量信号线上的功率电平的功率传感器。例如，这可以是在天线匹配电路中使用的RF传感器，由此提供具有集成系统级ESD保护的小尺寸解决方案。功率传感器信号可以提供给用于状态信号或传感器信号的测试、可配置性和发送的通信链路。
[0036]本发明也提供RF天线电路，例如，GSM天线电路，包括天线和本发明的ESD保护电路，其中信号线包括天线馈电。
【专利附图】

【附图说明】
[0037]现将参考附图详细描述本发明的示例，附图中:
[0038]图1示出了二极管的典型电容与电压函数；
[0039]图2示出了本发明的ESD保护电路的第一示例；
[0040]图3示出了 RF电压波形，用于解释本发明的电路的操作；
[0041]图4示出了在图2电路中的二极管之一的电容与电压的相关性；
[0042]图5示出了在图2电路中的二极管对的电容与电压的相关性；
[0043]图6示出了从图5得到的组合的电容与电压的相关性；
[0044]图7示出了实现电容与电压的线性相关的理想和实际二极管掺杂特性；
[0045]图8示出了相对于超过受限电压范围的电压实现恒定电容的理想掺杂特性；
[0046]图9示出了针对图8的掺杂概况的电容电压特性；
[0047]图10示出了备选的掺杂特性；
[0048]图11示出了基于超结二极管的备选二级管设计；
[0049]图12示出了本发明的ESD保护电路的第二示例；
[0050]图13示出了本发明的ESD保护电路的第三示例；
[0051]图14示出了本发明的ESD保护电路的第四示例；
[0052]图15示出了本发明的ESD保护电路的第五示例；
[0053]图16示出了本发明的ESD保护电路的第六示例；
[0054]图17示出了将RF信号传感器集成在ESD保护电路中的修改；以及
[0055]图18以简化的形式示出了 RF传感器如何被用于作为反馈控制系统一部分的匹配网络控制环。
【具体实施方式】[0056]本发明提供ESD保护电路，包括在返回线(例如，地)和要保护的信号线之间的至少两个保护组件的串联连接，该串联连接包括连接到信号线的第一保护组件和连接到地线的第二保护组件。它们以相反极性连接，使得当一个正向导通时，另一个在反向击穿模式下导通。偏置电压源通过偏置阻抗连接到这两个保护组件之间的连接点。使用偏置电压源能够降低由ESD保护电路引起的信号失真。
[0057]半导体组件通常具有导致信号失真的非恒定电容。
[0058]图1示出了二极管典型的电容对电压函数。例如，纯正弦电压输入信号将导致更高次谐波出现在通过电容器的电流中，且这些谐波会干扰RF信号。
[0059]如图所示，二极管电容是在pn结两端的电压的函数。耗尽区的宽度限定了电容，并随着在Pn结两端的电压而改变。对于较高偏置电压而言，电容的相对改变(每电压改变)较小。由于在-0.7伏为无穷大点而导致在O伏处较高，且在高电压处较小。考虑具有非常高的P掺杂和恒定低的η掺杂的非常简单的二极管模型，电容相关性为:
[0060]
C ?切(U + Φ))
[0061]其中N是η掺杂程度，U是结两端的电压，且φ是内部电压。
[0062]因此，每电压改变的电容改变为:
[0063]
dC/dU ?-V(N/(U + φ)3)
[0064]明显地，该值对于高电压U较小。
[0065]针对更复杂的掺杂概况，可以进行类似计算，但是原理始终是相同的:在较高偏置程度下，电容的电压相关性较小。
[0066]天线上的信号可以是正弦波，对称于地电平，且电压电平高至若干伏，例如，高至16伏。向具有电容的电压相关性的结构(例如，二极管)施加这种电压信号，将导致该结构中的非正弦反应(电流)，由此引起相互调制和信号失真。
[0067]因此，通常有多种方法来降低由电压-电容相关性引起的失真:
[0068](i)减小电容。
[0069]由于ESD保护组件应承受具有许多安培的电流的ESD脉冲，该方法仅可用于有限程度。针对较高ESD电流，或针对组件的较高所需箝位电压，电容通常较高。
[0070](ii)通过调整掺杂概况来改善C(V)曲线。
[0071](iii)使用具有较低失真的电路配置，例如，串联连接。
[0072](iv)将组件进行偏置，使得电容针对输入电压的相关性较差。
[0073]本发明以创新方式使用这些测量的多种组合。
[0074]图2示出了本发明的ESD保护电路的第一示例。
[0075]该示例以及下文的其它示例示出了将二极管使用作为保护组件，但是可以使用具有反向击穿导通模式的其他单向半导体组件，例如，二极管连接的晶体管。
[0076]RF线20承载输入信号。在该RF线20和地之间具有两个分支。第一分支具有第一小型正向偏置二极管22a(下文将称为Dl)，与例如具有大约40V的击穿电压的箝位二极管22b串联。两个串联二极管背对背在它们的阴极处相连。通过二极管24a和偏置电阻器28a将偏置施加到两个串联二极管之间的连接点，该二极管24a作为阻断偏置噪声的滤波电阻器。二极管的阳极在偏置电压侧。仅需要两个组件24a或28a之一实现高阻抗。根据可利用性，设计者可以在ESD保护电路中选择使用24a或28a或两者、或具有高阻抗的其它配置。
[0077]RC低通滤波器由二极管22b的结电容构成。来自偏置供给的噪声强烈衰减，且将不进入信号线。如果需要，则可以添加额外的电容、电阻和滤波器。
[0078]理想地，滤波器截止频率滤除低频率(例如，截止频率通常在IkHz以下)和信号频率的大部分偏置噪声。具体地，为了滤除非常低的频率，需要高阻抗。这在标准集成电路中通常是不可行的，且最佳通过例如24a的半导体组件实现。
[0079]施加的偏置通常大于10V，且它确保信号失真很小。如果保护二极管22a(和26a)没有被偏置，则由于C(V)曲线在低电压处最陡峭(参照图1)，所以它们的电容将进行巨大改变。电容的改变调制AC电流并引起失真。AC信号也对二极管进行自偏置。在箝位二极管22b(和26b)的充电期间，信号失真。通过使用本发明的电路的偏置排列，AM调制信号将发生较少失真。
[0080]这种组件集合提供针对正电压ESD事件的放电路径。
[0081]针对负电压ESD事件，复制相同的组件集合。因此，反向偏置的保护二极管26a(下文被称为D2)与箝位二极管26b进行串联，且它们背对背但在它们的阴极处相连。将负电压偏置施加到它们之间的连接点(通过电阻器28b和二极管24b，该二极管的阴极在偏置电压侧)，再次确保箝位二极管被反向偏置。
[0082]这个构思使用与RF线反并联的二极管，这些二极管在ESD事件期间以正向极性导通。
[0083]这种排列的优势是:由于正向的较低压降，在ESD脉冲期间直接连接到RF线的二极管的功耗较小。由此，它们的电容可以较低。
[0084]相反，在也充当偏置噪声滤波器的较大箝位二极管22b、26b中耗散能量。这通过使用在极性相反的二极管之间施加的偏置电压实现。
[0085]将更详细地描述电路操作。为了简化该示例，假定偏置电压具有相同值，但不同极性。此外，假定偏置电压电平大于RF线上的信号电平(使得“+Vbias”大于“+RF信号电平”，且“_Vbias ”小于“-RF信号电平”)。偏置电压源和二极管之间的连接必须具有高阻抗。根据现有技术，这可以以多种不同方式实现。
[0086]图3示出了为该分析假定的信号电压电平，有标为I到4的四个时间点。这些时间点的情况是:
[0087]时间1:D1两端的电压是“+Vbias”，且D2两端的电压是“_Vbias”(两个二极管进行反向偏置)
[0088]时间2:D1两端的电压是“+Vbias”减去信号电平；D2两端的电压是“-Vbias”加上信号电平(如果Vbias大于信号电平，则两个二极管仍是反向偏置的)
[0089]时间3:类似于时间1:D1两端的电压是“+Vbias”，且D2两端的电压是“-Vbias”
[0090]时间4:D2两端的电压是“-Vbias”减去信号电平；D1两端的电压是“+Vbias”加上信号电平
[0091]作为偏置的结果，二极管Dl和D2的电压在Vbias加上信号电平和Vbias减去信号电平之间。对相互调制和信号失真而言，它们在该电压范围内的行为是重要的。图4示出了该电压范围的电容函数。
[0092]RF线处看到的电容是两个二极管电容的总和。
[0093]由于在两个(反)并联二极管上使用两个偏置电压，有效寄生电阻是二极管Dl和二极管D2的电容的总和。这在用于最小化相互调制和失真所需的电容对电压特性方面具有较大启示。这也在二极管的优选掺杂概况方面有启示。
[0094]应注意，在调谐器领域，使用偏置二极管的构思是公知的，用于选择所需二极管电容以便在调谐器电路中使用。在这种情况下，偏置二极管用于调谐谐振电路的频率。通过改变施加到二极管的偏置，来改变二极管的电容，并可以由此调谐电路的频率。
[0095]将偏置电压用作控制参数。然而，在该应用中，由于p-n 二极管的非线性行为引起的相互调制和信号失真影响仍是严峻问题。提出了多个构思，以减少该问题。通常这些构思包括若干二极管的组合和优化这些二极管的电容-电压特性(通常通过选择适当的掺杂概况)。
[0096]两个相同二极管的反串联连接(在这两个二极管之间的中心接头处施加偏置电压)是在调谐应用中使用的公知电路。
[0097]当电容与电压平方根的倒数成比例时(因此，当C_2与电压线性相关于)，该配置抵消所有较高阶项。这可以由均匀掺杂概况来实现。
[0098]本发明可以使用在调谐电路中使用的一些构思，以便解决当将二极管用于防止天线线过流或过压应力的ESD保护时发生的问题。
[0099]在这种情况下，二极管不用于调谐谐振电路。相反，它们不影响天线特征。理想保护二极管应没有任何电压相关性，而这对于pn结而言是不可能的。此外，二极管电容需要尽可能的小。理想值为零电容，但是这也是不可能的。二极管应易于向地排出任何应力电流，同时将箝位电压保持较低。这转换为高电流稳健性、高截止阻抗和低导通电阻。在上述反串联电路中，有效寄生电容是单个电容的倒数之和的倒数。
[0100]通过使用两个(反)并联二极管上的两个偏置电压，RF信号可以以地电平(O伏)为中心。这在天线应用中是巨大优点，因为无需针对RF线的额外偏置。二极管Dl和D2上的偏置也意味着:如果偏置电压大于信号电平，则它们绝不用于O伏或其附近，在O伏它们的电容都很高，且与电压强相关。
[0101]图5示出了随电压变化的二极管D1、D2的电容。
[0102]由于当D2电容增加时Dl电容减小且反之亦然，电容总和与RF电压的相关性相当小。
[0103]对图2的电路和图6的对应电容函数而言，由于将两个二极管电容相加，自动抵消了第一阶。同时也抵消了其它奇数阶。
[0104]这通过使用以大约Vbias为中心的Taylor序列来考虑电容电压特性进行理解:
[0105]C = W (V-Vbias) +C2* (V-Vbias) 2+c3* (V-Vbias)3+....[0106]二极管D1、D2之一两端的绝对电压是(Vbias+VKF)，且另一二极管两端的绝对电压为(Vbias-VRF)。因此，一个二极管的电容为:
[0107]C = W (vbias+vEF-vbias) +C2* (vbias+vEF-vbias) 2+c3* (vbias+vEF-vbias) 3...[0108]更简单地:
[0109]C = W (Vef) +C2* (Vef) 2+C3* (Vef) 3+....[0110]因此，另一二极管的电容为:
[O 川]C = W (vbias-vEF-vbias) +C2* (vbias-vEF-vbias) 2+c3* (vbias-vEF-vbias) 1...[0112]更简单地:
[0113]C = W (-VEF) +C2* (-Vef) 2+C3* (-Vef) 3+....[0114]总电容(两个电容的和)为
[0115]Cges = (CfC1* (Vef) +C2* (VRF) 2+C3* (Vef) 3+....) + (CfC1* (-VEF) +C2* (-Vef) 2C3* (-VeF) 3+....)
[0116]所有奇数阶彼此抵消，使得剩下:
[0117]Cges = 2* (Cq+C2* (Vef) 2+C4* (Vef) 4+....)
[0118]通过使用具体C-V曲线的二极管，也可以抵消剩余非线性项。二极管的电压相关性在Vbias附近的Taylor展开中应没有偶数阶。最简单的解是线性相关性，该线性相关性将清楚地提供所需特征。
[0119]由于二极管仅用于(Vbias_VKF)到(Vbias+VKF)的范围之间，大于(Vbias+VKF)和小于(Vbias-VEF)的电容的电压相关性对于ESD保护方案的频率响应而言并不重要。
[0120]因此，一种方法在于设计具有针对V1ot= (Vbias-VEF)到Vhigh = (Vbias+VEF)的电压范围内的电容对电压的线性相关性的二极管。
[0121]优选地，在V1ot偏置下的电容应尽可能的小，且二极管的击穿电压应尽可能高(至少高于Vhigh)。幸运地，可以·使用公知技术来生产这种二极管，例如，通过首先使用器件仿真软件来确定必需的掺杂概况，并接着通过使用过程仿真软件来寻找适合的扩散过程。
[0122]现将描述可能掺杂的示例。为了简便，(再次)假定P-N结具有无限高的P掺杂(所以空间电荷区不会向二极管的P区域扩展)，且忽略内建(built-1n)电压。
[0123]在V1ot= (Vbias-VEF)的偏置下，耗尽区在深度为Xlmt处结束，且在最大偏置Vhigh下，耗尽区在Xhigh处结束。
[0124]x = 0(结)和Xlw之间的掺杂程度应尽可能低，以便保持总电容尽可能小(对于给定电压而言，掺杂越低，耗尽区越宽)。这也帮助增加二极管的击穿电压。在Xltw和Xhigh之间，掺杂程度应遵循指数定律，掺杂程度与深度立方的倒数成比例:N(X)~χΛ
[0125]例如，通过按照需要将电容设置为与电压线性相关，在由Cong Huang等人于2008年 5 月在 IEEE Transactions on Microwave Theory and Techniques, Vol.56, N0.5 上发表的文章“Enabling Low-Distortion Varactors for Adaptive Transmitters”中得至Ij该关系。
[0126]图7上方示出了理想掺杂概况和下方示出了实际掺杂概况。如上所示，这是基于提供了电容与电压的线性相关性。P-n结在深度d = O处，P向左，η向右。
[0127]如上所示，在Vbias加/减信号电平的电压范围内，使用二极管Dl和D2。因此，对于此应用而言，它们在O伏附近的电容的电压相关性并不重要。
[0128]这给予对备选掺杂概况的选择。作为如上所述的追求线性电容相关性的替代，备选的理想二极管将在从(Vbias-信号电平)到(Vbias+信号电平)的电压范围内没有电容改变。虽然这对半导体二极管而言是明显不可能的，但是可以通过优化的掺杂概况来接近。
[0129]图8示出了具有优化掺杂概况的二极管的掺杂概况，与PIN 二极管具有一些类似。未示出部分是在二极管左侧上优选的非常高的P掺杂。[0130]在pn结附近的且到达特定深度的η掺杂程度非常小。超出(beyond)该深度，掺杂程度非常高。选择低掺杂部分的掺杂程度和该低掺杂区域的厚度，使得当将电压(Vbias-信号电平)施加在pn结两端时，整个区域耗尽。此外，该厚度足以给予足够高的二极管击穿电压(高于施加的最大电压(Vbias+信号电平))。
[0131]对于高于(Vbias-信号电平)的电压而言，当电压增加时耗尽区仅将缓慢扩展，因此电容的电压相关性将会很小(且如果掺杂程度无穷大，则电容的电压相关性将为零)。
[0132]图9示意性地示出了电容对电压特性。
[0133]备选结构是P++/P+/N++结构。需要一个低掺杂区域以便具有足够高的击穿电压(宽耗尽区)和低电容。
[0134]如图10所示的备选方案是在两个高掺杂区域之间夹着邻近低掺杂P-和η-区域的掺杂结构。
[0135]类似的电容电压特性可以用“超结二极管”来实现。这种公知类型的器件在截止状态期间在P和η区域之间实现电荷平衡。在ρ+阳极和η-阴极之间的漂移区中使用交替的P和η柱(指状物)。通过减小柱宽,可以降低漂移掺杂(drift doping)。图11示出了该结构。
[0136]如果偏置电压足够高，则指状物是完全耗尽的。这导致低电容和高击穿电压。根据指状物的宽度，必须以如上所述的类似方式来调谐掺杂。对于足够薄的指状物而言，掺杂浓度可以高于平面版本。这种二极管实施方式允许在较低电压过冲下更快变为导通(switch-on)和在反向偏置中的低电容。
[0137]另一可能二极管设计是基于具有低掺杂区域的两个突变结(类似于PIN 二极管):n+/n_/p+0
[0138]击穿电压依赖于低掺杂层的厚度，例如，在I μ m处大约37V，在2 μ m处大约66V。因此，对于GSM天线应用而言，1-2 μ m厚度足以。
[0139]在5el4的掺杂程度下，该层的耗尽区在5V下将为4 μ m。然而，由于在相邻层的高掺杂浓度，该层将不会耗尽超过它的厚度。对于操作而言，二极管应偏置为几乎全部耗尽，例如，21V偏置将确保16V RF峰值电压将导致在5V和37V之间的反向电压。
[0140]因此，偏置电压将耗尽层的边界推到高掺杂层的边界，此时无法移动地更远。电容和随着电压的电容改变在偏置状态下是较低的。
[0141]图2的电路可以形成为单个三管脚封装，三管脚为RF信号线、地和(针对偏置电压产生器的)供给电压。
[0142]图2的电路表示本发明的优选实施方式。然而，如图12所示，可以采用更简单的电路。如上所示，这与反串联的二极管电路相对应，公知地，该反串联二极管电路用于电容调谐目的。然而，为了用作ESD保护电路，偏置电压是恒定的。
[0143]图12的电路包括(至少)在RF线和地之间极性相反地串联的两个二极管40、42。二极管之间的连接点通过偏置电阻器44连接到电压偏置。
[0144]该电路使用反串联连接的具有良好限定的击穿的半导体组件，例如，雪崩或Zener二极管。二极管的击穿电压必须高于偏置电压和RF峰值电压一半的总和。如果发生ESD事件，则二极管40、42之一反向导通，而另一个正向导通。
[0145]可以针对低电容和低失真来优化二极管。对于低电容而言，连接点和XO之间的掺杂程度必须尽可能的小。这里，xO是在电压UO下的耗尽宽度，且Xl是在Ul下耗尽区域的
宽度，从而 UO 是 Vbias-VrfPeak/2,而 Ul 是 Vbias+VrfPeak/2。
[0146]对于低失真而言，UO和Ul之间的电容应具有降低失真效果的限定特征；在这种情况下，C应与U平方的倒数成比例。这转换为对掺杂VS深度X的限制:对于XO < X < Xl而H，惨杂程度应恒定，且闻于X〈 xO的惨杂程度。
[0147]该排列的缺点是二极管必须承受正向和反向的应力脉冲。因此，必须将二极管-以及相应的二极管电容-选择为足够大，以便承受反向应力；如果仅对于正向应力，则可以将它们选择为较小。
[0148]图13的电路包括六个二极管。
[0149]存在信号线和内部节点之间有两个保护组件的第一串联连接，包括反串联的第一保护组件50 (用于保护)和第二保护组件52 (用于箝位)；
[0150]在内部节点和返回线之间有两个保护组件的第二串联连接，包括反串联的第三保护组件54 (用于保护)和第四保护组件56 (用于箝位)。
[0151]第五保护组件58在信号线和内部节点之间是正向的。第六保护组件60在返回线和内部节点之间是后向的。正偏置电压源通过偏置阻抗连接到内部节点。
[0152]这种排列包括针对正负应力的两个不同电流路径，这意味着小型二极管可以用于箝位(或stereering)器件。保护器件是所示示例中的所有二极管。
[0153]此外，电容的优化可以基于O < X < xO的低掺杂N (X)。可以利用C?U_2且xO < X< xl的掺杂N(X)?恒定来获得减小的失真。由于小型正向二极管，该电路电容较低，但是它具有两个浮动节点的自偏置，这具有整流部分信号直到浮动节点被充分偏置的效果。
[0154]图14的电路包括八个二极管。
[0155]这些二极管被安排为:在信号线和第一内部节点之间两个保护组件的第一串联连接，包括反串联的第一保护组件50a(用于保护)和第二保护组件52a(用于箝位)；
[0156]在第一内部节点和返回线之间的两个保护组件的第二串联连接，包括反串联的第三保护组件54a(用于保护)和第四保护组件56a(用于箝位)。
[0157]在信号线和第二内部节点之间的两个保护组件的第三串联连接，包括反串联的第五保护组件50b (用于保护)和第六保护组件52b (用于箝位)。
[0158]在第二内部节点和返回线之间的两个保护组件的第四串联连接，包括反串联的第七保护组件54b (用于保护)和第八保护组件56b (用于箝位)。
[0159]第一正偏置电压源+Vbias通过偏置阻抗连接到第一内部节点，且第二负偏置电压源-Vbias通过偏置阻抗连接到第二内部节点。
[0160]该电路也具有针对正负应力的不同电流路径，因而再次使能小型箝位二极管。可以利用O < X < XO的低掺杂N(X)来再次优化电容。同样具有四个浮动节点的自偏置。备选地，该节点可以通过与箝位二极管并联的相对较小的电阻器连接到偏置电压。
[0161 ] 可以在与二极管配置相同的封装中，产生上文在电路中使用的偏置电压。
[0162]图15示出了使用五个二极管的另一版本的电路。
[0163]在信号线和返回线之间存在反串联的两个保护组件61a、62a的第一串联连接，正偏置施加到它们之间的连接点。两个组件的阳极连接到该偏置。
[0164]两个保护组件61b、62b的第二串联连接在信号线和返回线之间反串联，负偏置施加到它们之间的连接点。两个组件的阴极连接到该偏置。
[0165]大箝位二极管64在两个偏置点之间反向连接。
[0166]该电路作为偏置的整流器。如果RF电压变得过大，则将导通小型二极管中的两个(61b和62a或62b和61a)。将增加大箝位二极管64上的电压直到该箝位二极管变为导通。在箝位二极管64中耗散大部分电能。现在，失真机制与图2先前实施例的失真机制非常类似。
[0167]图16示出了图2的版本不需要偏置二极管。
[0168]图15和16(和图2)具有不存在浮动节点的优点，所以没有不想要的自偏置。
[0169]可以以不提供相互调制的适当二极管设计来实现上文电路。对于不同电路而言，二极管设计将是不同的。
[0170]对于图12、13、15而言,作为电压U的函数的二极管电容应与IT2成比例,且掺杂N(X)应为恒定。备选地，电容可以与e_u成比例，且N(X)应与x_2成比例。
[0171]对于图2和16，作为电压U的函数的二极管电容应与-U成比例，且掺杂N(X)应与X3成比例。
[0172]原理上，选择C(V)曲线，使得抵消相互调制。接着计算对应掺杂概况。这给出了第一指示(理想情况)。接着可以模拟和优化实际概况。
[0173]图17示出了将RF信号传感器集成在ESD保护电路内的修改。图17的示例是基于图2的电路。保护二极管22a、26a与箝位二极管22b、26b构成电容电压分配器，且因此功率检测器可以测量在所示这些二极管之间的连接点处的功率。功率检测也可以以略高的容性负载为代价连接到RF线。
[0174]图18以简化的形式示出了 RF传感器100如何被用作匹配网络控制环的反馈控制系统的一部分。
[0175]如图所示，ESD保护电路70向匹配控制器72提供RF信号测量，接着该RF信号测量用于控制阻抗匹配网络74，以便在驱动天线的功率放大器76和天线本身78之间提供阻抗匹配。
[0176]信号测量可以是数字输出，用于与匹配电路控制器72进行轻松交互。功率测量也可以提供给通信链接，以便用于其它目的，例如，状态信号或传感器信号测试、可配置性、发送。传感器信号也可以用于自动检测待机(使得该器件在RF脉冲开始时检测到开启)。
[0177]也可以在ESD电路内实现相位检测器，或ESD保护组件可以连接到线圈以便感测电流。在这种情况下，ESD保护最好完全集成到调谐电路或天线中，以便重新使用已在这些电路中存在的线圈。
[0178]那么ESD保护将对匹配网络而言更完整。集成的电荷泵可以用于向匹配网络供给电压。
[0179]上文所示电路组件可以构成在单个封装中，或甚至集成在单个芯片上。通过将偏置电压源集成到封装中，将封装端子的数量保持在最少。
[0180]其它半导体类型，例如，超势垒二极管或晶体管也可以用于实现二极管功能。因此，虽然上文示例示出了在电路中对二极管的使用，但是这些二极管可以实现为例如具有基极与发射极连接的晶体管。此外，可以使用基于开放基极(open-base)晶体管、穿通(punch-through) 二极管或其它电路。本质上，使用切换组件，且本发明提供偏置和对偏置噪声的滤波。上文所述的反串联或反并联有助于降低失真。
[0181]相较于当前可用无源器件，本发明的电路能够实现低过冲电压，且相较于可用半导体器件，它们具有高线性。
[0182]根据上文将清楚，当本发明以二极管实现时，可以设计在p-n结每侧上的掺杂概况以便实现相对于电压的恒定电容或相对于电压的线性电容。可以通过提供以下掺杂浓度来实现线性电容函数，该掺杂浓度在一侧随距P-n结的距离的大约立方倒数函数而变化，在p-n结另一侧为常数。通过提供以下掺杂浓度可以实现恒定电容函数，该掺杂浓度在一侧随着距pn结的距离以距连接点特定深度的近似阶梯函数而变化，其中阶梯为(且在另一侧上为恒定掺杂浓度)。
[0183]通常，可以设计掺杂概况以便实现最小相关性。
[0184]对本领域技术人员而言，多种修改是显而易见的。
【权利要求】
1.一种ESD保护电路，包括: 在返回线和要保护的信号线(20)之间的至少两个半导体组件(22a、22b、26a、26b)的串联连接，所述串联连接包括连接到信号线的第一保护组件(22a、26a)和与第一保护组件串联连接到地线的第二保护组件(22b、26b);以及 偏置电压源，所述偏置电压源通过偏置阻抗(28a、28b)连接到两个保护组件之间的连接点。
2.根据权利要求1所述的电路，其中在信号线和返回线之间以正向导通方向连接第一保护组件(22a)，且在信号线和返回线之间以反向导通方向连接第二保护组件(22b)。
3.根据权利要求2所述的电路，其中第一保护组件(22a)的电容小于第二保护组件(22b)的电容。
4.根据任一前述权利要求所述的电路，包括: 在信号线和返回线之间的至少两个保护组件(22a、22b)的第一串联连接，所述第一串联连接包括第一保护组件(22a)和第二保护组件(22b)，通过偏置阻抗连接到第一保护组件和第二保护组件之间的结点的所述偏置电压源；以及 在信号线和返回线之间的至少两个保护组件(26a、26b)的第二串联连接，所述第二串联连接包括极性相反串联的第三保护组件(26a)和第四保护组件(26b)，以及 第二偏置电压源，所述第二偏置电压源通过第二偏置阻抗连接到第三保护组件和第四保护组件之间的连接点。
5.根据权利要求4所述的电路，其中在信号线和返回线之间以反向导通方向连接第三保护组件(26a)， 且在信号线和返回线之间以正向导通方向连接第四保护组件(26b)。
6.根据权利要求4或5所述的电路，其中第一偏置电压源通过串联的第一偏置电阻器(28a)和/或第一噪声阻断二极管(24a)连接到第一保护组件(22a)和第二保护组件(22b)之间的连接点，且第二偏置电压源通过串联的第二偏置电阻器(28b)和/或第二噪声阻断二极管(24b)连接到第三保护组件(26a)和第四保护组件(26b)之间的连接点。
7.根据权利要求6所述的电路，其中第一偏置电压源为正，而第二偏置电压源为负，且第一和第二电压源在相应噪声阻断二极管的阳极侧。
8.根据权利要求4到7中的任何一个所述的电路，其中第一保护组件和第二保护组件(22a、22b)是在它们的阴极处连接的背对背二极管，且第三保护组件和第四保护组件(26a、26b)是在它们的阳极处连接的背对背二极管。
9.根据权利要求4到8中的任何一个所述的电路，其中第二保护组件(22b)和第四保护组件(26b)包括具有大于20V的击穿电压的二极管，这些二极管中的至少一个在保护事件期间反向导通。
10.根据权利要求1所述的电路，其中第一保护组件和第二保护组件每个都是二极管，其中第一保护组件的阳极连接到信号线且第二保护组件的阳极连接到返回线，这些二极管中的至少一个在保护事件期间反向导通。
11.根据任一前述权利要求所述的电路，其中所述电路形成为单个封装。
12.根据任一前述权利要求所述的电路，还包括功率传感器，用于测量信号线上的功率电平。
13.—种RF天线电路，包括天线和根据任一前述权利要求中所述的电路，其中信号线包括天线馈电线。
14.根据权利要求13所述的RF天线电路，包括GSM天线电路。
15.根据权利要求13或14所述的RF天线电路，其中ESD保护电路包括功率传感器，用于测量信号线上的功率电平，其中所述天线电路包括阻抗匹配电路，所述阻抗匹配电路接收功率传感器信号作 为输入。
【文档编号】H02H9/04GK103855703SQ201310647833
【公开日】2014年6月11日 申请日期:2013年12月4日 优先权日:2012年12月6日
【发明者】克劳斯·莱曼, 汉斯-马丁·里特, 沃尔夫冈·施尼特, 安可·赫琳哈 申请人:Nxp股份有限公司