专利名称：一种降低铟柱焊点应力的焦平面器件的制作方法
技术领域：
本发明属于光电子集成技术领域，具体涉及一种能降低探测器阵列芯片与硅读出电路互连的铟柱焊点应力的红外焦平面器件。
背景技术：
红外焦平面(FPA)技术在军事，环境，民用，工业和医学等众多领域有着广泛的应用，尤其对非常大规模的FPA需求正在不断增长。然而，大规模红外FPA是由大规模的HgCdTe、量子阱等光敏元芯片与硅读出信号集成电路，通过各自生长的铟柱倒扣键合形成一个完整的焦平面器件，其键合质量直接影响器件的最终性能和可靠性。人们为了降低铟柱焊点承受的应力，提高封装可靠性，发展了衬底减薄、探测器衬底的去除、增加铟柱高度、填充环氧树脂高分子材料等手段，但上述方法都不可避免地增加了工艺的复杂程度，而且在非常大规模FPA中，铟柱焊点具有极其小的倾斜尺寸，即使极其小的倾斜尺寸还是存在相当的应力，这样的应力会导致焦平面光敏元失效几率增大。
发明内容
基于上述已有技术存在的问题，本发明的目的是提出一种可降低探测器阵列芯片与硅读出电路互连的铟柱焊点应力的红外焦平面器件。该器件只需用常规的工艺就可制备。
本发明的红外焦平面器件包括阵列探测器光敏元芯片1，通过铟柱2与阵列探测器光敏元芯片互连的硅读出信号集成电路3，其特征在于在用于电学互连铟柱2区域边添加1～2个较大底面积的低应力作用铟柱4；或在面阵电学互连铟柱2区域外围四周，添加1～2排较大底面积的低应力作用铟柱4。这种结构可使铟柱2焊点应力下降70％左右，可以基本缓解互连封装铟柱焊点应力造成的可靠性降低。图1是在线列电学互连铟柱两端的外面添加一个较大底面积的低应力作用铟柱的剖面示意图。图2是在面阵电学互连铟柱四周加上一排较大底面积的低应力作用铟柱的俯视示意图。
所说的较大底面积低应力作用铟柱尺寸的选择及精确定位是通过ANSYS有限元分析软件编程，在PC机WIN2000平台上运行，根据输出的结果判定。
其过程如下1.ANSYS有限元分析软件前处理A.选定PLANE13单元类型直接耦合场分析；B.将被分析样品探测器衬底材料、读出电路Si材料和In柱材料的杨氏模量及热膨胀系数输人，由于外延生长的探测材料部分厚度小于6微米，在这里忽略其对应力的影响，因此不作考虑；C.建立几何模型，即将衬底、Si读出电路和In柱几何尺寸输入。
2.ANSYS有限元分析软件求解A.设定稳态分析，即样品温度确定后，不随时间变化；B.设置被模拟对象随温度变化后，引起的形变只发生在In柱和小尺寸被互连芯片上，较大尺寸被互连芯片作为整个模拟环境的固定基准，即其形变忽略，设置初始温度及需要加载被模拟的温度。
C.设定进入非线性大变形分析；设置分析环境的收敛判据；进行运算求解。对计算结果进行列表显示，整理数据，获得最大应力发生的位置。
D.然后输入添加的低应力作用铟柱几何尺寸，如此往复运算，获得添加低应力作用铟柱后电学互连铟柱应力下降的曲线图，由此获得低应力作用铟柱尺寸。
本发明的突出优点是1.工艺简单2.可以有效降低互连焊点的过大应力，提高器件封装可靠性
图1是在探测器线列电学互连铟柱两端的外面添加一个较大底面积的低应力作用铟柱的剖面示意图。
图2是在探测器面阵电学互连铟柱四周加上一排较大底面积的低应力作用铟柱的俯视示意图。
图3是有限元分析电学互连铟柱应力及低应力作用铟柱尺寸选择的流程图。
图4是最靠边铟柱的等效应力随温度变化曲线。
图5是铟柱等效应力随其底面直径变化的曲线。
图6是128元线列铟柱，并在其最外边添加二个直径分别为65、100μm低应力作用铟柱时，铟柱等效应力随其离中心点距离变化的曲线。
图7是256元线列，并在其最外边添加二个直径为100μm低应力作用铟柱后，铟柱等效应力随其离中心点距离变化的曲线。
图8是台面工艺示意图。
图9是制作AuGeNi欧姆接触电极工艺示意图。
图10是铟柱制备工艺示意图。
具体实施例方式
下面结合附图，对本发明的具体实施方式
作详细说明以间接互连，GaAs-铟柱-宝石片线列器件为例，首先采用上述的ANSYS有限元分析软件，计算出探测器电学互连铟柱2的最大应力具体位置，插入低应力作用铟柱4最佳位置和具体尺寸，其具体步骤如下1.将被分析样品的杨氏模量及热膨胀系数输入，探测器(QWIP)衬底材料为GaAs、读出电路取Si材料和In柱材料，由于探测器材料的外延层厚度小于6微米，在这里忽略其对应力的影响，因此不作考虑；将被分析样品的几何尺寸输入(考虑间接互连，以GaAs-铟柱-宝石片为例)，探测器衬底长为12300微米，宽为1500微米，厚为500微米；宝石片间接互连电路尺寸设定大于探测器衬底GaAs；In柱形状为鼓形，其几何尺寸为三组，分别为128个铟柱一排，直径33微米，高度12微米，间距92微米；64个铟柱一排，铟柱直径33微米，高度12微米，间距184微米；256个铟柱一排，铟柱直径33微米，高度12微米，间距46微米。
设定稳态分析，即样品温度确定后，不随时间变化；设置温度变化引起的形变只发生在In柱和GaAs衬底上，尺寸较大的宝石片的形变设为固定，即忽略形变，模拟温度范围设置25K～300K。结果见图4-8。
图4是模拟的最靠边铟柱的等效应力随温度变化曲线，其中■划线是128个铟柱一排，直径33微米，间距92微米；●划线是64个铟柱一排，铟柱直径33微米，间距184微米；▲划线是256个铟柱一排，铟柱直径33微米，间距46微米。结果表明，铟柱间距越疏，承受的等效应力变大。
图5是铟柱等效应力随其底面直径变化的曲线，表明铟柱直径由15μm变化至25μm时，其应力几乎是直线下跌，直到60μm以后才趋于平缓，说明铟柱的底面积对其承受的应力影响非常大。
图6是铟柱等效应力随其离中心铟柱焊点距离变化的曲线，其中■划线是128个铟柱一排，直径33微米，间距92微米；可以看出铟柱焊点距中心点越远，所承受的应力越大。▲划线是在最靠边的9个铟柱的最外端添加一个底面直径65μm的大铟柱后，使得原来9个铟柱的应力明显下降。●划线是在最靠边9个铟柱的最外端添加一个直径100μm的大铟柱后，应力有了更大幅度的下降。
图7是铟柱等效应力随其离中心铟柱焊点距离变化的曲线，其中■划线是256个铟柱一排，铟柱直径33微米，间距46微米，可以看出铟柱焊点距中心点越远，所承受的应力越大。同样在最靠边9个铟柱的最外端添加一个底面直径100μm的大铟柱，记录9个铟柱应力下降情况，绘成●划线。然后继续添加第二个底面直径100μm的大铟柱后，记录应力下降情况绘成▲划线，观察最靠边第9个铟柱应力下降幅度，要比●划线更多，应力共下降了70％。
由上述分析结果得出，本发明提出的在用于电学互连线列铟柱区域边添加1～2个较大底面积的低应力作用铟柱，或在面阵电学互连铟柱区域外围四周，添加1～2排较大底面积的低应力作用铟柱对下降电学互连铟柱焊点应力是非常有用的。
然后根据上述分析结果，可以得出低应力作用铟柱的最佳位置和尺寸，设计版图，按常规工艺进行流片，其过程如下见图8-图10，图8是台面工艺示意图。QWIP芯片依次由衬底101、下电极层102、QWIP层103。(a)在QWIP层上涂敷光刻胶；(b)暴光，显影开出台面窗口；(c)刻蚀台面至下电极层102；(d)去胶、QWIP台面形成。
图9是制作AuGeNi欧姆接触电极工艺示意图。(a)涂敷光刻胶；(b)暴光、显影开窗口；(c)蒸发AuGeNi；(d)剥离；(e)合金化、在台面上形成欧姆接触上电极层104。
图10是铟柱制备工艺示意图。(a)涂敷厚光刻胶；(b)光刻、开出窗口；(c)蒸发金属铟；(d)剥离、形成铟柱2、4。
最后把生长好铟柱的量子阱或HgCdTe光敏元芯片、生长好铟柱的硅读出信号集成电路，分别与作为间接互连混合封装的宝石片电路安置在Karl Suss(FC-150)倒焊机上、对准，进行间接互连，在室温下加压力6～10公斤，维持时间10～20秒，至此完成HgCdTe量子阱光敏元芯片与硅读出信号集成电路的键合，形成一个完整的焦平面器件。
以上所述的实施例仅为了说明本发明的技术思想及特点，其目的在于使本领域的普通技术人员能够了解本发明的内容并据以实施，本发明的范围并不仅局限于上述具体实施例，即凡依本发明所揭示的精神所作的同等变化或修饰，仍涵盖在本发明的保护范围内。
权利要求
1.一种降低铟柱焊点应力的焦平面器件，包括阵列探测器光敏元芯片(1)，通过铟柱(2)与阵列探测器光敏元芯片互连的硅信号读出电路(3)，其特征在于在用于电学互连铟柱(2)区域边添加1～2个较大底面积的降应力铟柱(4)，或在面阵电学互连铟柱(2)区域外围四周，添加1～2排较大底面积的降应力铟柱(4)。
2.根据权利要求1的一种降低铟柱焊点应力的焦平面器件，其特征在于所说的较大底面积降应力铟柱尺寸的选择及精确定位是通过ANSYS有限元分析软件编程，在PC机WIN2000平台上运行，根据输出的结果判定，其过程如下A.选定PLANE13单元类型直接耦合场分析；B.将被分析样品探测器衬底材料、读出电路Si材料和In柱材料的杨氏模量及热膨胀系数输入，由于外延生长的探测材料的厚度小于6微米，在这里忽略其对应力的影响，因此不作考虑；C.建立几何模型，即将衬底、Si读出电路和In柱几何尺寸输入；D.设定稳态分析，样品温度不随时间变化；E.设置被模拟对象随温度变化后，引起的形变只发生在In柱和小尺寸被互连芯片上，较大尺寸被互连芯片作为整个模拟环境的固定基准，即其形变忽略，设置初始温度及需要加载被模拟的温度；F.设定非线性大变形分析；设置分析环境的收敛判据；进行运算求解；对计算结果进行列表显示，整理数据，获得最大应力发生的位置；G.然后添加降应力铟柱几何尺寸，如此往复运算，最后获得添加降应力铟柱后的电学互连铟柱应力下降的曲线图，由此获得降应力铟柱尺寸。
全文摘要
本发明公开了一种降低铟柱焊点应力的焦平面器件，包括阵列探测器光敏元芯片，通过铟柱与阵列探测器光敏元芯片互连的硅信号读出电路，其特征在于在用于电学互连铟柱区域边添加1～2个较大底面积的降应力铟柱，或在面阵电学互连铟柱2区域外围四周，添加1～2排较大底面积的降应力铟柱。较大底面积的降应力铟柱尺寸的选择及精确定位是通过ANSYS有限元分析软件编程，在PC机WIN2000平台上运行。这种结构可使铟柱焊点应力下降70％左右，可以基本缓解互连封装铟柱焊点应力造成的可靠性降低，并且只需常规工艺就可制备。
文档编号H01L27/14GK1638135SQ20041008479
公开日2005年7月13日 申请日期2004年12月1日 优先权日2004年12月1日
发明者郭方敏, 陆卫, 徐欣, 李宁 申请人:中国科学院上海技术物理研究所, 华东师范大学