专利名称：Mram体系结构和利用所述体系结构来制备mram存储器的方法和系统的制作方法
技术领域：
本发明涉及磁存储器，尤其涉及为非易失性磁随机存取存储器(magnetic random access memory，MRAM)提供体系结构(architecture)的方法和系统，该非易失性磁随机存取存储器可减小单元尺寸，简化制备过程并且改进编程效率。
背景技术：
在常规的磁阻随机存取存储器(magnetoresistive random accessmemories，MRAM)装置中，存储器单元一般由诸如铜线或铝线的载流导线所感应的磁场编程。通常，采用两个垂直的互连(interconnects)，一个位于磁存储器装置之上，而第二个位于所述磁存储器装置之下。图1描述了包含两条常规导线10和12的常规MRAM体系结构。常规的MRAM体系结构还包含存储器单元11、导电层1100、导电立柱(stud)8、接地线7、导电塞(plug)5和晶体管13，所述晶体管13包含栅极6、源极3和漏极4。常规的导线10和12是垂直的，用于将数据写入到常规的磁存储元件11中。所示出的常规磁存储元件11是磁隧道结(magnetic tunneling junction，MTJ)堆叠11，其位于常规导线10和12的交点并且在常规导线10和12之间。常规的导线10和常规的导线12常常分别被称为常规的字线10和常规的位线12。
常规的MTJ堆叠11主要包含具有可变磁矢量(未示出)的自由层1104、具有固定磁矢量(未示出)的固定层(pinned layer)1102和在这两个磁层1102和1104之间的绝缘体1103。同样包括在常规MTJ堆叠11内的层1101通常是籽晶层(seed layers)和反铁磁层的合成物(composite)，所述反铁磁层强耦合到所述固定的磁层。
在写入期间，常规位线12中的位线电流和通过字线10的字线电流在自由层1104上产生两个磁场。响应于由位线电流和字线电流所产生的磁场，自由层1104中的磁矢量将指向一个取决于所述位线电流和字线电流的方向和幅度的方向。一般说来，写入零(0)所要求的位线电流方向与写入一(1)时的不同。在读取期间，晶体管13被导通，并且小隧穿电流流过常规的MTJ堆叠11。测量流过常规MTJ堆叠11的电流量或者跨过所述常规MTJ堆叠11的电压降以确定存储器单元的状态。在某些设计中，晶体管13由二极管代替，或者完全被省略，并且MTJ堆叠11与字线10直接接触。
尽管使用位线12和字线10的常规体系结构起作用，然而本领域的普通技术人员会很容易地认识到对于图1所示的体系结构来说，位线电流和字线电流的幅度在几个毫安的量级。对于许多存储器应用而言，希望有更小的写入电流。
图2示出了用于解决这个问题的一个常规体系结构。图2所示出的体系结构包含与图1中的元件相似的元件。因此，诸如常规MTJ堆叠11’和常规MTJ堆叠11的这些元件被类似地标记。例如，在美国专利No.5,659,499、No.5,940,319、No.6,211,090、No.6,153,443和美国专利申请公布No.2002/0127743中描述了这种常规的体系结构，上述专利及专利申请描述了在不面对MTJ 11的三个表面上用软磁覆层(soft magnetic cladding layer)来封装位线和字线。如图2所示，字线10和位线12均由两部分组成分别为铜芯线(copper core)1001和1201，以及分别为软磁覆层1002和1202。相对于图1中的常规体系结构，软磁覆层1202和1002可以将与I1和I2相关的磁通量集中到MTJ堆叠11上，并且可减小在不面对MTJ堆叠11的其它表面上的磁场。实验数据表明用图2所描述的常规体系结构可明显改进写入效率。
尽管图2所示的常规MRAM体系结构起作用，但是本领域的普通技术人员会很容易地认识到制备包含线10’和12’的常规MRAM的过程是极其复杂的。常规的制备过程要求9个薄膜沉积步骤、5个光刻步骤、6个蚀刻步骤和1个化学机械抛光(chemical mechanicalpolishing，CMP)步骤。此外，没有一个过程可以与其它CMOS过程共享。另外，需要严格控制某些过程，诸如CMP过程和几个薄膜沉积和蚀刻过程，以获得所设计的性能。除成本考虑之外，复杂的制备过程对按比例缩小尺寸以提高密度提出了重大的挑战。
因此，需要一种用于提供改进的MRAM体系结构的系统和方法，所述改进的MRAM体系结构具有更简单的制备过程以及改进的性能。本发明旨在解决这种需求。
发明内容
本发明提供了一种用于提供磁存储器中的磁存储器单元的方法和系统。所述方法和系统包括提供每个磁存储器元件，为每个磁存储器元件提供第一写入线和第二写入线。磁存储器元件具有顶部和底部。第一写入线在磁存储器元件之下并且与磁存储器元件的底部电连接。第二写入线在磁存储器元件之上。第二写入线与磁存储器元件电绝缘并且与第一写入线成一角度。
在优选实施例中，连接磁元件顶部和优选为钨的导电立柱的薄膜使得磁隧道结装置和选择装置之间的连接更为方便，其中所述选择装置优选为选择晶体管，所述导电立柱连接到所述选择晶体管的漏极。优选为位线的第一写入线优选具有比其宽度小得多的厚度。位线和磁存储器元件可在一个沉积序列中在同一个沉积机器中沉积，而不用破坏真空。可在同一个光刻和蚀刻步骤中定义位线的宽度和磁存储器元件在相同方向上的尺寸。在定义了磁存储器元件的尺寸并且建立了磁隧道结和隔离晶体管之间的连接之后，优选沉积硬掩模材料层以防止磁隧道结装置在进一步的加工期间被损坏。所述硬掩模材料层还优选地被用作化学机械抛光过程的终止层，可能在加工写入字线之前需要所述化学机械抛光过程。通过控制硬掩模层的厚度来获得字线和磁隧道结装置之间的精确间隔。
依照这里所公开的系统和方法，本发明提供了一种具有改进的效率和可按比例缩小性(scalability)并且更易于制备的磁存储器。
图1示出了包括常规MTJ MRAM单元的常规体系结构。
图2示出了包括常规MTJ MRAM单元的另一常规体系结构的三维视图，并且位线和字线具有磁覆层。
图3示出了包括MTJ MRAM单元的体系结构的剖视图。
图4示出了本发明MRAM单元的一个实施例的剖视图。
图5a示出了依照本发明用于提供本发明MRAM装置的方法的一个实施例的高级流程图。
图5b示出了依照本发明用于提供本发明MRAM装置的方法的优选实施例。
图6a、6b和6c分别示出了在光刻和蚀刻过程定义了位线的几何结构(geometry)之后，本发明MRAM体系结构的一个实施例的一部分的剖视图、俯视图和侧视图。
图7a、7b和7c分别示出了在沿着MTJ/位线堆叠的边缘形成侧壁介电隔片之后，MRAM体系结构的一个实施例的一部分的剖视图、俯视图和侧视图。
图8a、8b和8c分别示出了在定义了MTJ单元的几何结构并建立了MTJ和立柱之间的连接之后，MRAM体系结构的一个实施例的一部分的剖视图、俯视图和侧视图。
图9是本发明MRAM体系结构的第二实施例的剖视图，所述MRAM体系结构具有通孔，用于连接MTJ顶部和用光刻步骤所形成的立柱。
图10是本发明MRAM体系结构的第三实施例的剖视图，其中MTJ正好位于立柱之上。
图11是本发明MRAM体系结构的第四实施例的剖视图，其中MTJ堆叠不与立柱重叠。
图12是本发明MRAM体系结构的第五实施例的剖视图，其中MTJ堆叠具有固定层，并且所述固定层在堆叠的底部，而自由层在堆叠的顶部。
图13是本发明MRAM体系结构的第六实施例的剖视图，其中位线由磁性材料制成并且用作MTJ装置的基准(reference)层(或固定层)。
具体实施例方式
本发明涉及磁存储器的改进。在专利申请及其要求的背景下给出以下描述，以使本领域的普通技术人员能够实施并使用本发明。对优选实施例的各种修改对于本领域内的那些技术人员来说是显而易见的，并且这里的一般原理可应用于其它实施例。因而，本发明并不意在受限于所示的实施例，而是应被给予与这里所描述的原理和特征相一致的最宽范围。
序列号为60/431/742、名称为“利用磁写入线的MRAM存储器(MRAM MEMORIES UTILIZING MAGNETIC WRITE LINES)”、转让给本申请受让人的一并待决的美国专利申请描述了一种MRAM体系结构，所述MRAM体系结构解决了在常规的MRAM装置中所遇到的许多问题。申请人特此通过参考而结合上述一并待决的申请。图3示出了在上述一并待决的申请中描述的基本结构的一个实施例。图3所描述的MRAM体系结构包括优选为MTJ堆叠90的磁元件90、形成在衬底80中的选择装置81、位线82、写入线83、导电立柱87、连接立柱96和接地线97。选择装置81优选为包括栅极84、源极85和漏极86的FET晶体管。MTJ堆叠包括层91，所述层91包括籽晶层，并优选包括反铁磁层。MTJ堆叠还包括具有固定磁矢量(未示出)的固定层92、隧穿层93、具有可变磁矢量的自由层94和优选为非磁隔片层95的导电盖层(conductive capping layer)95。
磁写入线82包括软磁材料，并且通过非磁隔片层95与MTJ堆叠90的自由层94隔开。在一个实施例中，写入线83也是磁性的。磁写入线82优选基本上或完全由软磁材料组成。另外，至少与覆层相对的芯线包括软磁层。由于磁写入线82和自由层94之间的间隔很小，所以自由层94的磁矢量静磁强耦合到磁写入线82的磁矢量。这种静磁耦合促进了自由层磁矢量的旋转幅度。从而，提高了写入效率。
尽管在上述一并待决的申请中描述的MRAM体系结构能够较好地实现其所要达到的目的，然而本领域的普通技术人员会很容易地认识到制备可能仍然是复杂的。磁写入线82的磁矢量之间的磁耦合的功能取决于磁写入线82是在平面上摆开的。这种情况会对制备过程提出重大的挑战。另外，蚀刻和封装MTJ堆叠90、以及将线82与MTJ堆叠90连接的过程也是非常关键且困难的过程。因此非常希望能提供一种MRAM体系结构，其能以简化的晶片加工来制备，但仍然提供高写入效率、可按比例缩小性以及较小的单元尺寸。
本发明提供了一种用于提供磁存储器中的磁存储器单元的方法和系统。所述方法和系统包括提供每个磁存储器元件，为每个磁存储器元件提供第一写入线和第二写入线。磁存储器元件具有顶部和底部。第一写入线在磁存储器元件之下并且与磁存储器元件的底部电连接。第二写入线在磁存储器元件之上。第二写入线与磁存储器元件电绝缘并且与第一写入线成一角度。
将要就特定类型的磁存储器单元、特定的材料以及特定的元件配置来描述本发明。例如，将在示意性的磁随机存取存储器(MRAM)单元的背景下描述本发明。然而，本领域的普通技术人员会认识到本发明不限于任何特定的磁存储器装置。因此，本领域的普通技术人员会很容易地认识到此方法和系统对于符合本发明的其它磁存储器单元、其它材料和配置也有效。作为替代(instead)，本发明适用于其它的磁存储器装置，特别是其中希望降低工艺复杂性，减小单元尺寸并且提高写入效率的那些磁存储器装置。例如，尽管MTJ堆叠被描述为包括单磁层(single magnetic layers)，但是这并不妨碍使用其它的材料、其它的合金和合成层。另外，尽管本发明是在金属-氧化物-半导体(MOS)装置和磁隧道结(MTJ)装置的背景下描述的，但是本领域的普通技术人员会很容易地认识到本发明并不限于这样的装置。作为替代，在修改或不修改存储器体系结构的情况下，可以类似地使用其它适当的装置，例如双极结晶体管装置和自旋阀巨磁阻存储器元件。本领域的普通技术人员还会很容易地认识到尽管用术语“字线”和“位线”来描述本发明，但是为了清楚起见，它们还用于指代在特定位置和方向的特定线。然而，本领域的普通技术人员会很容易地认识到这些术语仅用于参考目的，并且可用写入线的其它名称来替换或代替。
为了更具体地描述本发明，参照图4，其示出了本发明的MRAM单元的一个实施例。所示出的MRAM单元优选为包含MRAM单元阵列的MRAM的一部分。MRAM单元包括磁存储器元件11、位线109和字线113。磁存储器元件11可以是常规的存储器元件，但是优选为MTJ堆叠11。位线109电连接到MTJ堆叠11的较低部分，而字线113位于MTJ堆叠11之上并且与MTJ堆叠11电绝缘。位线109与字线113成一定角度，优选为九十度。MTJ堆叠11位于位线109和字线113之间的交点。在MRAM中，磁存储器元件优选位于位线109和字线113的交点。MRAM单元还优选包括形成在衬底100中的选择装置101、接地线105、接地线105的导电立柱104、导电立柱107、将导电立柱107与位线109分离的绝缘层108、隔片110A和110B、导电层111、绝缘体112和电介质114。选择装置101优选为包括漏极102、源极103和栅极106的选择晶体管101。
在优选实施例中，位线109是磁性的，例如由软磁材料组成，或是具有交替的软磁层和非磁层的叠层结构(laminated structure havingalternating soft magnetic and non-magnetic layers)。不论在那种情况下，位线109的芯线都可以被认为是磁性的。然而，在替换实施例中，位线109可以是非磁性的，或者可以具有非磁性的芯线和铁磁性的覆层。更具体地说，位线109优选具有几个纳米至数百纳米的范围内的厚度。在优选实施例中，预计位线109携带毫安量级的电流。因此，具有良好电迁移阻力的金属材料是优选用于位线109的材料的候选者。另外，位线109的晶体和晶粒结构也是要考虑的因素，因为位线109的晶体和晶粒结构可能影响自由层1104的磁性能。位线109还可以由软磁材料制成以促进其写入效率，这一方案在上述一并待决的专利申请中被详细地论述过。为了同时优化晶体的、电的和磁性能的不同方面，位线109可以是不同种类材料的多层结构，诸如磁层和非磁金属层的叠层(nonmagnetic metallic layers laminated with magnetic layer)。用于位线的非磁材料可包括但不限于Al、Cu、Au、W、Ti、Ta、Mo或其合金。TiSi2、WSi2、CoSi2、TiW和TiN也可以是位线109的候选材料，如果需要这些种类的材料的特定性能。如果想要磁位线109，那么诸如Co、Fe、Ni或其合金的磁性材料是候选材料。
所示出的字线113是由非磁性金属材料制成的简单导线。为了提高写入效率，可以在不面对MTJ堆叠11的三个表面上用软磁覆层来封装字线113。字线113的软磁覆层可以与字线113的其余部分电连接，或者可以通过介电层(未示出)与字线113的其余部分绝缘。在这种情况下，覆层可以是跨过多根字线的连续膜形式。
位线109具有垂直于页面的长轴，而字线113具有在页面平面内的长轴。MTJ堆叠11至少包括自由层1104、隧穿层1103和固定层1102。自由层1104的易磁化轴(未示出)优选基本上平行于字线113的长轴。MTJ堆叠11通常包括与固定层1102的表面接触且不与隧穿层1103接触的反铁磁(AFM)材料层(未示出)。AFM材料用来固定固定层1102中的磁化方向。然而，为简单起见，在图4中省略了AFM层。导电层111是将MTJ堆叠连接到选择晶体管的薄膜导体，所述选择晶体管包括漏极102、源极103和栅极106。绝缘层108将位线109与立柱107绝缘。立柱107优选为将导电层111连接到选择晶体管101的漏极102的金属塞。因此，选择晶体管101优选电连接到MTJ堆叠11的顶部。字线113通过绝缘层112与MTJ装置电绝缘。侧壁绝缘隔片110A和110B封装MTJ堆叠11的侧面，以防止薄膜导体111和自由层1104以及位线109之间的短路。绝缘层108使位线109与立柱107绝缘。
图4中描述的MRAM单元可用数据来编程，并且如下来读取。为了编程MTJ单元11，将电流输送到字线113。与字线电流相关的磁场使自由层1104的磁化转离易磁化轴方向。在字线电流仍存在的情况下，将电流输送到位线109。如果由位线电流所生成的场足够大并且其最大分量与自由层1104的磁化方向相反，那么在去除字线电流和位线电流(及其相关的场)之后，自由层磁化位于新的方向。由此完成数据编程序列。应注意，在数据编程期间关闭选择晶体管101以保护MTJ堆叠11。读取时，开启选择晶体管101以允许小电流从位线109流过接地线105，穿过自由层1104、隧穿层1103、固定层1102、导电层111、立柱107，到达选择晶体管101。将跨过MTJ堆叠11的电压降与参考值相比较以确定MTJ装置的状态以及因此所存储的数据。高电阻状态可用来表示“1”，而低电阻状态可用来表示“0”。
图5a描述了本发明的方法200的一个实施例的高级流程图，用于提供本发明的MRAM装置。方法200优选在已经提供了选择装置101、立柱107和绝缘层108之后开始。本领域的普通技术人员会很容易地认识到方法200可适于制备多个MRAM单元。此外，方法200可具有更少的和/或不同的步骤。通过步骤202沉积较低的写入线的层，所述较低的写入线优选为位线109。在优选实施例中，步骤202包括沉积磁层以使位线109为磁位线。然而，在替换实施例中，步骤202可包括沉积具有或不具有铁磁覆层的非磁层。通过步骤204在写入线层之上提供多个磁存储器元件层。磁存储器元件层的底部电连接到第一写入线层。通过步骤206，从磁存储器元件层和第一写入线层来定义磁元件11和位线109。从而，磁元件11和位线109在位线109的宽度方向上具有相同的尺寸。通过步骤208在磁元件11之上提供第二写入线，优选为字线113。步骤208中所提供的字线与磁存储器元件电绝缘并且与第一写入线成一角度。
图5b示出了依照本发明来制备MRAM单元的方法210的优选实施例。图6a-8c示出了在制备期间本发明的MRAM单元的一个实施例。因此，将结合图6a-8c来描述方法210。参照图5b-8c，本领域的普通技术人员会很容易地认识到方法210可以适于制备多个MRAM单元。此外，方法210可具有更少的和/或不同的步骤。通过步骤212在CMOS晶片上制备选择晶体管101和立柱107，优选使用常规的CMOS工艺。通过步骤213，用化学机械抛光(CMP)过程获得平坦且光滑的表面。然后，优选将晶片送到物理气相沉积(PVD)机器上进行步骤214、216和218。然而，在另一实施例中，可以使用一个或多个其它的设备。通过步骤214沉积绝缘层108。绝缘层108使位线109与立柱107绝缘。因此，在选择用于绝缘层108的材料时应当考虑到良好的覆盖率(coverage)和绝缘。此外，位线109和MTJ堆叠11的光滑度和晶粒结构可能会受到绝缘层108的性能的影响。因此，在优选实施例中，应优化层108的材料和沉积条件以使位线109和MTJ堆叠11获得良好的电性能和磁性能。此外，用于绝缘层108的蚀刻过程不应侵蚀(attack)下面的介电材料114。因此，绝缘层108应包括不同于它下面的层的材料。因此，绝缘层108的材料的候选者包括但不限于诸如SiO2、Si3N4、Al2O3和AlN的材料。
通过步骤216沉积位线109的材料。如上所述，位线109的材料可以是非磁性的、铁磁性的或二者皆是。通过步骤218沉积磁元件层，所述磁元件层包括但不限于自由层1104、介电隧穿层1103和固定层1102。在优选实施例中，在步骤218沉积的磁元件层还包括固定层1102的籽晶层和反铁磁层。
在步骤216和218中沉积了MTJ堆叠11材料和位线109结构之后，通过步骤220进行光刻和蚀刻过程以定义位线109的宽度。在步骤220，还将MTJ堆叠11蚀刻成与位线82相同的宽度。因此，可以实现沿着位线109宽度(图4中的水平位置)完美对准位线109和MTJ堆叠11。因为优选垂直侧剖面(vertical side profile)，所以在步骤220中，与湿蚀刻过程相比，优选对MTJ/位线堆叠进行离子束研磨(ion beam milling)或反应离子束蚀刻(reactive ion beam etching)的各向异性蚀刻。如果使用了具有显著离子轰击的离子研磨过程或RIE过程，那么就可能需要牺牲的掩模层用于在步骤220中进行的蚀刻过程。相比于MTJ堆叠11和位线109，掩模层材料应该具有较低的溅射产出率(low sputter yield)。图6a示出的是在蚀刻过程之后MRAM单元的剖视图。为了清楚起见，省略了选择晶体管101。图6b和6c分别是在相同阶段的三个MRAM单元的俯视图和侧视图。描述了立柱108、绝缘层108、位线109和MTJ堆叠11。
然后优选地将包含MRAM单元的晶片送到CVD机器以便进一步加工。通过步骤222，沉积用于形成侧壁隔片110A和110B的介电材料层。推荐用于绝缘层108的相同类型的介电材料可以用于绝缘隔片110A和110B。为了获得对绝缘层108下的介电层114的良好蚀刻选择性，层108和110A和110B的材料不同于绝缘层108下面的介电材料114。作为例子，如果在层108下面的介电材料114是Si3N4，那么层108和110A和110B可以由SiO2制成。用C4F8+CO或C5F5作为蚀刻气体，SiO2相对于Si3N4的蚀刻选择性可达到10比1。与PVD过程相比，沉积隔片110A和110B的材料优选使用CVD过程，以获得良好的台阶覆盖率(step coverage)。在步骤222的沉积过程之后，通过步骤224，优选使用各向异性的RIE以将平坦区域(plain field)内的介电材料蚀刻掉，而留下沿着MTJ堆叠11和位线109的组合的边缘的绝缘侧壁110A和110B。制备侧壁隔片的过程在CMOS工业中是熟知的，在这里将不进一步描述。图7a示出了在晶片加工此时MRAM单元的剖视图。图6b和6c分别描述在相同阶段的三个MRAM单元的俯视图和侧视图。在图7a-7c中，描述了侧壁隔片110A和110B。
通过步骤226，然后将薄膜导体层沉积在晶片上以形成导电层111。优选使用CVD过程以获得良好的台阶覆盖率，尽管PVD过程也能够产生令人满意的结果。为了简化用于从所沉积的层定义导电层111的蚀刻过程，优选难熔金属，诸如W、Ta、Mo。导电层111的膜厚优选在几个纳米至几百纳米的范围内。如果该层还被设计成用于蚀刻MTJ堆叠11的掩模层，那么就需要较厚的膜以补偿与MTJ蚀刻过程相关的厚度损耗。通过步骤228定义薄膜导体111和MTJ堆叠11的几何结构，优选使用光刻技术。应注意，除边缘之外，可以在同一个光刻过程中定义MTJ堆叠11和导电层109的尺寸，其中，在所述边缘处导电层111从MTJ堆叠11的侧面下来以与立柱108相接触。优选地是，首先优化蚀刻气体和蚀刻条件，以便在步骤228中如所希望的那样来蚀刻导电层111。优选用各向同性的蚀刻过程来蚀刻导电层11，因为通常需要既清除(clean up)平坦区域又清除沿MTJ堆叠11边缘的区域。然后优选改变蚀刻气体和蚀刻条件来继续步骤228，以便将导电层111作为掩模层来蚀刻MTJ堆叠11。在晶片加工此时，图8a、8b和8c分别示出了三个MRAM单元的剖视图、俯视图和侧视图。由此，描述了在步骤228进行蚀刻之后所剩余的导电层111。
通过步骤230，然后沉积用于绝缘体112的硬掩模材料的薄层。在优选实施例中，进行CVD过程来沉积绝缘体112。该硬掩模层，绝缘层112，优选由氮化硅或类似物形成，将被用作MTJ堆叠11上的CMP终止层。在沉积了诸如SiO2的另一层电介质材料之后，通过步骤232进行CMP过程以准备一平面来制备字线113。预期硬掩模层绝缘体112会在CMP过程中保护MTJ堆叠，并且在整个晶片上形成自由层1104和字线113之间的均匀间隔。然后通过步骤234提供字线113。图4示出了在完成字线113之后MRAM单元的剖视图。
在制备显示在图4中的本发明MRAM单元第一实施例的方法210中，没有用光刻过程来形成侧壁隔片110A和110B。作为替代，在步骤222进行CVD介电层沉积，接着在步骤224进行各向异性蚀刻过程，以便暴露出MTJ堆叠11及立柱107上的金属表面，让薄膜导体112进行接触。
图9示出了本发明的MRAM单元的第二实施例。MRAM单元的许多组件都类似于图4-8c中所描述的那些组件。因此，这些组件被类似地标记。例如，位线109’对应于图4-8c中所描述的位线109。参照图9，进行光刻过程并接着进行蚀刻过程，将MTJ堆叠11及立柱107’上的金属表面暴露出来。因此，对应于图4中侧壁隔片110A和110B的绝缘层110’不仅沿MTJ堆叠的边缘存在，而且还存在于其它区域。然而，因为如上所述形成了在绝缘层110’中的孔(aperture)以便暴露出MTJ堆叠11和立柱107’，所以在薄膜导体111’接触立柱107’和MTJ装置顶部的地方，绝缘层110’并不存在。
返回参照图4，示意在本发明MRAM单元的第一实施例中的另一特征是，将MTJ堆叠11和位线109部分放置在立柱109之上且部分放置在介电层114的表面上。尽管图4所描述的MRAM单元较好地实现了其所要达到的目的，然而此布局(layout)的潜在问题是，立柱107的金属表面和介电层114的表面可能不具有相同的光滑度。另外，由于在CMP过程中一般被称为“碟形(dishing)”的现象，导致两个区域107和114的表面可能不在相同的水平面上。另外，在两个区域107和114中的晶粒结构也不同。因此，生长在立柱108表面上的MTJ堆叠11和位线109的那部分可能不同于生长在电介质表面上的MTJ堆叠11和位线109的那部分。该差异可能会对MRAM装置的性能造成负面影响。
图10示出了可以解决该潜在问题的本发明MRAM单元的第三实施例。图10中所示出的MRAM单元的许多组件都类似于图4-8c中所描述的那些组件。因此，这些组件被类似地标记。例如，位线109”对应于图4-8c中描述的位线109。在图10描述的MRAM单元中，MTJ堆叠11”和位线109”完全地位于立柱107”之上，并且完全脱离了电介质114”的表面。调节立柱107的大小以便适应MTJ堆叠11的尺寸。由此，在图10所描述的实施例中，立柱107”包括两个部分，立柱107”和顶部107A”。
图11示出了本发明MRAM单元的第四实施例。图11中所示出的MRAM单元的许多组件都类似于图4-8c中所描述的那些组件。因此，这些组件被类似地标记。例如，位线109对应于图4-8c中描述的位线109。在图11描述的实施例中，MTJ堆叠11和位线109完全位于介电层114的表面上。
在图4所描述的实施例中，在沉积自由层1104之后沉积固定层1102。图12示出了本发明的MRAM单元的第五实施例。图12中所示出的MRAM单元的许多组件都类似于图4-8c中所描述的组件。因此，这些组件被类似地标记。例如，位线109””对应于图4-8c中描述的位线109。在图12描述的MRAM中，在固定层1102’之后沉积MTJ堆叠11’的自由层1104’。虽然图4所描述的第一实施例允许在位线109和自由层1104之间具有小间距，但图12所描述的第五实施例允许固定层1102’具有与位线109””相同的横向形状，而不必从电的角度沿位线109””的方向被切成段。
图13示出了本发明的MRAM单元的第六实施例。图13中所示出的MRAM单元的许多组件都类似于图4-8c中所描述的那些组件。因此，这些组件被类似地标记。例如，位线109”对应于图4-8c中描述的位线109。在图13描述的实施例中，从MTJ堆叠11”去掉图13所描述的第六实施例中的固定层1102。作为替代，位线109由磁性材料制成并且既作为位线又作为固定层起作用。由此，直接在MTJ堆叠11其余部分下的那部分位线109”作为MTJ堆叠11”的固定层起作用。磁位线109”可以具有反铁磁(AFM)固定层以便通过交换耦合来固定位线109”的磁化方向，或者利用形状各向异性来保持磁化方向基本上沿着位线109”的长轴。如果利用AFM固定层，那么AFM层可以使位线109”的磁化方向沿着其长轴或者垂直于其长轴。
因此，图4和6a-13中所描述的MRAM存储器提供了一种MRAM体系结构，其可用更简单的过程来制备，诸如图5a-5b中所描述的那些过程。另外，该简化的制备过程和MRAM体系结构使得可将MRAM单元的尺寸更好地按比例缩小到更小。此外，特别是在使用了一根或多根磁写入线或磁覆层写入线的情况下，该MRAM体系结构提供了改进的写入效率，兼具更好的可按比例缩小性和简化的制备过程。
本发明已经公开了一种方法和系统，用于提供具有改进的效率和简化的制备过程的磁存储器。尽管已经依照所示出的实施例描述了本发明，然而本领域内的普通技术人员会很容易地认识到可以对所述实施例进行变化，并且那些变化是在本发明的精神和范围内。因此，本领域内的普通技术人员可以进行许多修改，而不脱离随附的权利要求的精神和范围。
权利要求
1.一种磁随机存取存储器单元，包括具有顶部和底部的磁存储器元件；在所述磁存储器元件之下的第一写入线，所述第一写入线与所述磁存储器元件的底部电连接；在所述磁存储器元件之上的第二写入线，所述第二写入线与所述磁存储器元件电绝缘并且与所述第一写入线成一角度。
2.如权利要求1所述的磁随机存取存储器单元，其中所述角度是九十度。
3.如权利要求1所述的磁随机存取存储器单元，还包括位于磁存储器元件下面并与所述磁存储器元件的顶部电连接的选择装置。
4.如权利要求3所述的磁随机存取存储器单元，其中所述磁存储器元件是磁隧道结装置，包括具有可变磁矢量的自由层、具有固定磁矢量的固定层、以及在所述自由层和固定层之间的薄绝缘隧穿层。
5.如权利要求4所述的磁随机存取存储器单元，其中所述具有固定磁矢量的固定层在自由层之后沉积并且位于所述薄绝缘隧穿层之上。
6.如权利要求4所述的磁随机存取存储器单元，其中所述固定层在自由层之前沉积并且位于所述薄绝缘隧穿层之下。
7.如权利要求6所述的磁随机存取存储器单元，其中所述固定层具有与所述第一写入线基本上相同的横向形状。
8.如权利要求1所述的磁随机存取存储器单元，其中所述第二写入线进一步包括中央部分和边缘区域，所述边缘区域包括不面对磁存储器元件，所述边缘区域包括铁磁覆层，由此将所述磁存储器元件附近的磁场集中起来。
9.如权利要求8所述的磁随机存取存储器单元，其中所述铁磁覆层与所述第二写入线的中央部分电绝缘。
10.如权利要求1所述的磁随机存取存储器单元，其中所述第一写入线包括软磁材料。
11.如权利要求10所述的磁随机存取存储器单元，其中所述第一写入线与所述磁存储器元件静磁耦合。
12.如权利要求1所述的磁随机存取存储器单元，其中所述第一写入线是多层结构，包括至少一个非磁层以及邻近所述至少一个非磁层的至少一个软磁层。
13.如权利要求12所述的磁随机存取存储器单元，其中所述至少一个软磁层包括多个软磁层，所述至少一个非磁层包括多个非磁层，并且所述多个软磁层中的每一个由所述多个非磁层中的每一个来交替。
14.如权利要求3所述的磁随机存取存储器单元，还包括具有横向几何结构的导电立柱，所述立柱用于电连接所述磁元件和选择装置，并且位于所述磁存储器元件和选择装置之间；并且其中所述磁存储器元件形成在由所述立柱的横向几何结构所勾划的区域内。
15.如权利要求3所述的磁随机存取存储器单元，还包括具有横向几何结构的导电立柱，所述立柱用于电连接所述磁元件和选择装置，并且位于所述磁存储器元件和选择装置之间；并且其中所述磁存储器元件形成在由所述立柱的横向几何结构所勾划的区域外。
16.如权利要求3所述的磁随机存取存储器单元，还包括具有横向几何结构的导电立柱，所述立柱用于电连接所述磁元件和选择装置，并且位于所述磁存储器元件和选择装置之间；并且其中所述磁存储器元件部分地形成在由所述立柱的横向几何结构所勾划的区域内。
17.如权利要求1所述的磁随机存取存储器单元，其中所述第一写入线包括至少一层铁磁材料；并且其中所述磁元件是包括固定层的磁隧道结装置，第一写入线的所述至少一层的一部分作为固定层起作用。
18.一种磁随机存取存储器，包括多个磁存储器元件，所述多个磁存储器元件中的每一个都具有顶部和底部；在所述多个磁存储器元件之下的第一多根写入线，所述第一多根写入线的写入线与所述多个磁存储器元件的相应磁存储器元件的底部电连接；在所述多个磁存储器元件之上的第二多根写入线，所述第二多根写入线与所述多个磁存储器元件电绝缘，所述第二多根写入线与所述第一多根写入线成一角度，所述多个磁存储器元件位于所述第一多根写入线和第二多根磁写入线之间的交点。
19.一种用于提供磁随机存取存储器单元的方法，包括步骤(a)提供第一写入线层；(b)在所述第一写入线层之上提供多个磁存储器元件层，所述多个磁存储器元件层的一部分与所述第一写入线层电连接；(c)从所述多个磁存储器元件层和第一写入线层来定义磁存储器元件和第一写入线；(d)在所述磁存储器元件之上提供第二写入线，所述第二写入线与所述磁存储器元件电绝缘并且与所述第一写入线成一角度。
20.如权利要求19所述的方法，其中所述角度是九十度。
21.如权利要求19所述的方法，还包括步骤(e)提供选择装置，所述选择装置在提供所述多个磁存储器元件层之前存在；以及(f)提供导电层，用于将所述选择装置电连接到所述磁存储器元件的顶部。
22.如权利要求21所述的方法，其中所述提供多个磁存储器元件层的步骤(b)进一步包括步骤(b1)提供具有可变磁矢量的自由层；(b2)提供具有固定磁矢量的固定层；以及(b3)提供在所述自由层和固定层之间的薄绝缘隧穿层。
23.如权利要求22所述的方法，其中所述提供固定层的步骤(b2)进一步包括步骤(b2i)在已经沉积了所述自由层和薄绝缘隧穿层之后沉积所述固定层。
24.如权利要求22所述的方法，其中所述提供固定层的步骤(b2)进一步包括步骤(b2i)在沉积所述自由层和薄绝缘隧穿层之前沉积所述固定层。
25.如权利要求24所述的方法，其中所述固定层具有与所述第一写入线基本上相同的横向形状。
26.如权利要求19所述的方法，其中所述提供第二写入线的步骤(d)进一步包括步骤(d1)用非磁材料提供所述第二写入线的中央部分；以及(d2)用铁磁覆层提供所述第二写入线的边缘区域，所述边缘区域包括不面对所述磁存储器元件，由此将紧接所述磁存储器元件的磁场集中起来。
27.如权利要求26所述的方法，其中所述铁磁覆层与所述第二写入线的中央部分电绝缘。
28.如权利要求19所述的方法，其中所述提供第一写入线层的步骤(a)进一步包括步骤(a1)沉积软磁材料。
29.如权利要求28所述的方法，其中所述第一写入线与所述磁存储器元件静磁耦合。
30.如权利要求19所述的方法，其中所述第一写入线是多层结构，并且其中所述第一写入线层提供步骤(a)进一步包括步骤(a1)提供至少一个非磁层；以及(a2)提供邻近所述至少一个非磁层的至少一个软磁层。
31.如权利要求30所述的方法，其中所述至少一个软磁层包括多个软磁层，所述至少一个非磁层包括多个非磁层，并且所述多个软磁层中的每一个由所述多个非磁层中的每一个来交替。
32.如权利要求21所述的方法，还包括步骤(g)提供具有横向几何结构的导电立柱，所述立柱用于电连接所述磁元件和选择装置，并且位于所述磁存储器元件和选择装置之间；并且其中所述磁存储器元件形成在由所述立柱的横向几何结构所勾划的区域内。
33.如权利要求21所述的方法，还包括步骤(g)提供具有横向几何结构的导电立柱，所述立柱用于电连接所述磁元件和选择装置，并且位于所述磁存储器元件和选择装置之间；并且其中所述磁存储器元件形成在由所述立柱的横向几何结构所勾划的区域外。
34.如权利要求21所述的方法，还包括步骤(g)提供具有横向几何结构的导电立柱，所述立柱用于电连接所述磁元件和选择装置，并且位于所述磁存储器元件和选择装置之间；并且其中所述磁存储器元件部分地形成在由所述立柱的横向几何结构所勾划的区域内。
35.如权利要求21所述的方法，其中所述提供第一写入线层的步骤(a)进一步包括步骤(a1)提供至少一层铁磁材料；并且其中所述磁元件是包括固定层的磁隧道结装置，第一写入线的所述至少一层的一部分作为固定层起作用。
全文摘要
本发明公开了一种用于提供磁存储器中的磁存储器单元的方法和系统。所述方法和系统包括提供每个磁存储器元件，为每个磁存储器元件提供第一写入线和第二写入线。磁存储器元件具有顶部和底部。第一写入线在磁存储器元件之下并且与磁存储器元件的底部电连接。第二写入线在磁存储器元件之上。第二写入线与磁存储器元件电绝缘并且与第一写入线成一角度。所述磁存储器单元允许简化的制备过程，减小的单元尺寸以及改进的编程效率。
文档编号H01L29/76GK1791984SQ200480013279
公开日2006年6月21日 申请日期2004年3月26日 优先权日2003年3月31日
发明者石西增 申请人:磁旋科技公司