专利名称：在叠置式管芯间的垫片上集成无源部件的制作方法
技术领域：
本发明的实施例涉及半导体领域，尤其涉及器件封装。
背景技术：
由半导体技术的发展而产生更高性能的处理器，从而需要增加逻辑器件和存储器器件的频率来实现更高的速度。速度性能和功耗之间的平衡成为了一个具有挑战性的设计问题。在功率传送回路中，对于核心以及输入/输出(I/O)功率来说，与管芯封装和/或印刷电路板相关联的寄生电感和电阻会导致器件可用电压的下降，从而导致性能的劣化。
现有用于减少功率输送回路中压降的技术有诸多缺陷。解耦合电容器在需要时可被添加至封装以存储电荷并将其送入器件。然而，芯片级封装(CSP)上的解耦合电容器增加了封装的形状因数，而这在诸如蜂窝电话的许多应用中是不希望的。高值电容器的高度可能会高于多管芯叠置式CSP的总高度，所以就无法使用这类电容器。可在用于功率输送的电压调节器中和/或锁相环(PLL)、带隙滤波器或其他射频(RF)组件中使用电感器以增加功率性能。使用电阻器来衰减由封装电感和片上电容所引发的共振。在该封装处放置这些组件会增加封装形状因数和互连寄生损失。
通过参考用于示出本发明实施例的随后描述和附图就能够更好的理解本发明。在附图中图1是示出了在其中实现本发明一个实施例的管芯组件的图示。
图2是根据本发明一个实施例的垫片组件的图示。
图3是根据本发明一个实施例的薄膜电容器布置的图示。
图4是根据本发明一个实施例的薄膜电感器布置的图示。
图5是根据本发明一个实施例示出了将薄膜无源部件集成至管芯组件的过程的流程图。
图6是根据本发明一个实施例的薄膜电阻器布置的图示。
具体实施例方式
本发明的一个实施例是将无源部件集成入管芯组件的技术。电容器、电感器或电阻器被集成在叠置管芯内的上部和下部管芯之间的垫片上。附连在电容器、电感器或电阻器上的导体把这些电容器、电感器或电阻器中的至少一个连接至上部和下部的管芯。
在随后的描述中将阐明许多特定的细节。然而应该理解无需这些特定细节也可以实现本发明。在其他的实例中就不示出已知的电路、结构和技术以避免淡化对本说明书的理解。
本发明的一个实施例被描述作为常由流程图、操作程序图、结构图或框图示出的过程。虽然流程图可以描述作为连续过程的操作，但是许多操作是能够被并行或同时执行的。此外还可以重新安排操作的顺序。过程在操作完成时结束。一个过程可以对应于一种方法、程序、生产或制造方法等等。
图1是示出了在其中实现本发明一个实施例的管芯组件100的图示。管芯组件100包括封装衬底110、多个附连元件115、衬底粘合层120、衬底接合焊盘125、管芯1301至1303、垫片组件1401和1402、管芯接合焊盘145以及接合线150。
封装衬底110是由诸如硅、陶瓷、环氧树脂和双马来酰亚胺三嗪(BT)的材料制成的任何合适的衬底。衬底110还可以是印刷电路板(PCB)。衬底110具有多个衬底接合焊盘125以提供与管芯的互连。多个管芯1301至130N形成一个叠置体并且包括一个叠置在另一个顶上的多个管芯。出于示例性的目的示出了三个相叠置的管芯1301、1302和1303。每个管芯可以是集成电路(IC)或芯片。叠置的管芯量数目取决于期望的高度，可以是任何合适的奇数或偶数。例如，管芯数目可以是4、5、6或10。附连元件115是将管芯组件100附连其他封装元件(诸如PCB、另一个封装衬底等等)的互连元件。在一个实施例中，附属元件可以是球栅阵列(BGA)球。
每个管芯都具有提供接触用于互连的多个接合焊盘145。每个管芯上的接合焊盘数可以变化。当没有恰当放置接合焊盘时，可形成重新分配层(未示出)来重新分配互连图案。接合线150将来自管芯的接合焊盘145连接至衬底110上的接合焊盘125。
垫片组件1401至140K用于分隔叠置的管芯并且包括诸如电容器、电感器或电阻器的无源部件以提供诸如解耦合、滤波、阻尼共振和/或电压调节的各类功能。出于示例性的目的示出了两个垫片组件1401和1402。垫片组件被放置在两个叠置管芯之间并形成一个组。在每个组中，根据该管芯相对于垫片组件的位置定义下部管芯和上部管芯。一个管芯对于一组可以作为上部管芯而对于下一组可作为下部管芯。例如，垫片组件1401放置在管芯1301和1302之间。管芯1301可被称为下部管芯并且管芯1302可被称为上部管芯。垫片组件1402放置在管芯1302和1303之间。在该组中管芯1302可被称为下部管芯而管芯1303可被称为上部管芯。
图2示出了根据本发明一个实施例的垫片组件140的图示。垫片组件140代表了在图1所示管芯组件中K个垫片组件1401和140K中的任何一个。垫片组件140包括上部粘合层210、垫片220、薄膜电容器、电感器或电阻器230、导体240和下部粘合层250。
上部粘合层210是填充有导电导热粘合材料层。它用于将垫片220附连上部管芯(例如图1所示的管芯1303)，垫片220是用于提升尺寸相同或类似并一个叠置在另一个之上的管芯的元件，使得在下部管芯上的接合焊盘不被覆盖。它为图1所示的接合线150提供了间隙。垫片220可由各种材料制成，包括硅、聚合物膜或混有过滤微粒的聚合物。
薄膜电容器、电感器或电阻器230可以在垫片上制造以提供各种解耦合、滤波、共振衰减和电压调节功能。薄膜电容器、电感器或电阻器还可以在同一垫片上任意组合制造。薄膜电容器可用于解耦合和其他滤波功能。与垫片220集成的电容器比在管芯外部封装上的电容器提供更优良的性能，因为薄膜电容器和管芯之间的阻抗非常的小。与垫片220集成的薄膜电感器对射频(RF)应用(例如，无线通信)和功率输送应用很有用。与垫片220集成的薄膜电阻器可用于降低来自封装电感和管芯上电容的共振。该电阻器的典型范围依据具体应用在0.2Ω到2Ω之间。
导体240提供电容器/电感器/电阻器230与下部管芯之间的传导。导体240可以是诸如迹线、导线等等的任何导电路径。在一个实施例中，导体240包括附连于电容器/电感器/电阻器230与下部管芯的多个突起。
下部粘合层250是填充粘合材料层。它用于将垫片220和薄膜电容器/电感器230附连于下部管芯(例如图1所示的管芯1302)。
可以使用任何合适的方法制造薄膜电容器/电感器/电阻器230以实现高性能和高可靠性。例如，可制造带有高品质因数(Q)和高击穿电压(例如，至少50伏特)平行板结构的电容器。
将薄膜电容器/电感器/电阻器230集成至垫片220具有诸多优点。第一，有了集成的薄膜电容器就无需在管芯组件外部封装上的解耦合电容器。这有助于降低封装形状因数。虽然由于导体240会小幅增加带有垫片的多管芯叠置CSP的总高度，但由于薄膜很薄仅有几百埃的数量级，所以这一高度增加不明显。第二，集成的薄膜电容器的阻抗要比封装上电容器低的多。第三，由于集成，就可以大大降低封装成本。第四，集成的薄膜电感器在用于功率输送回路时提供了响应于快速瞬态现象的有力电压调节。功率输送的品质很高是因为互连的寄生损失很小。第五，集成的薄膜电感器在射频(RF)或锁相环(PLL)滤波应用中提供了很小的形状因数和较高的集成度。共振是核心与输入/输出(I/O)功率输送中一个重要的问题。集成的薄膜电阻器通过衰减共振降低了共振噪声。
图3是根据本发明一个实施例示出的薄膜电容器230布置的图示。薄膜电容器230包括电介质310、底部电极320、顶部电极330、架空桥(air bridges)340和导体焊盘350。应该注意到这一布置仅是一个实例。本领域普通技术人员应该了解，对薄膜或超薄膜和片上电容器也可以使用任何其他适用的布置和设计方法。
电介质310是在高频(例如，大于1GHz)时具有较低损耗因数的任何电介质材料。合适的电介质材料的实例包括氮化硅和聚酰亚胺。电介质310的厚度通常大大小于在相同垫片组件内的相关垫片厚度。在一个实施例中，电介质310的厚度在50埃到200埃之间。
底部和顶部电极320和330是大小与电介质310可比的任何导体。架空桥340可用于将顶部电极330连接至落在导体焊盘350内的一个焊盘。导体焊盘350是用于附连至导体240(如图2所示)的连接点。
当单独制造薄膜电容器230时，它通常具有类似于在同一垫片组件中相关垫片的大小。电容器230的电容至少为100nF。作为一个实例，假设垫片的大小为5mm×5mm，并且电介质310是厚度为100埃的氮化硅，则所得的电容约为160nF。
图4是根据本发明一个实施例示出的薄膜电感器230布置的图示。薄膜电感器230包括导体410。应该注意到这一布置仅是一个实例。本领域普通技术人员应该了解，对薄膜或超薄膜和片上电感器也可以使用任何其他的布置和设计方法。
导体410具有多转向的几何结构。典型的几何结构是螺旋矩形。假设面积为300μm×300μm并带有约3-16个转向的硅电感器，在不使用任何磁性材料的情况下所得的电感范围是3nH到10nH。在晶片级工艺中带有5-10GHz共振频率范围的品质因数(Q)范围在10到20之间。
导体410可由串联的多层或多个螺旋图案构成。此外，螺旋图案可以是图4所示的矩形，或圆形。
图6是根据本发明一个实施例示出的薄膜电阻器230布置的图示。薄膜电阻器230包括本领域内已知的多晶硅或扩散电阻器。应该注意到电阻器的几何形状仅是一个实例。本领域普通技术人员应该了解，对薄膜或超薄膜电阻器也可以使用任何其他适用的布置和设计方法。
图5是根据本发明一个实施例将薄膜无源部件集成入管芯组件的过程500的流程图。
一开始，过程500对封装衬底加以粘合(框510)。随后，过程500将下部管芯附至封装衬底(框520)。接下来，过程500对下部管芯加以粘合(框530)。随后，过程500制造具有薄膜电容器/电感器/电阻器的垫片组件并将该垫片组件附至下部管芯(框540)。垫片组件可在分开的工艺中制造并可包括诸如突起的导体。
接下来，过程500对垫片组件加以上部粘合(框550)。随后，过程500将上部管芯附连至垫片组件(框560)，并在随后结束。应该注意到过程500可以按照需要重复增加更多的叠置管芯。
虽然本发明的描述结合了特定的实施例，但是本领域普通技术人员应该理解本发明不限于在此描述的实施例，并且可以进行修改和变化而不背离本发明的精神和范围。应该认为说明书的描述是示意性而非限制性的。
权利要求
1.一种方法，包括在叠置管芯内的上部和下部管芯之间的垫片上集成一电容器；以及附加导体以将所述电容器电气连接至所述上部和下部管芯中的至少一个。
2.如权利要求1所述的方法，其特征在于，还包括在所述垫片和所述上部管芯之间以及在所述垫片和所述下部管芯之间填充粘合剂。
3.如权利要求1所述的方法，其特征在于，集成包括集成作为带有介电材料的薄膜电容器的电容器。
4.如权利要求1所述的方法，其特征在于，集成包括集成厚度大致小于所述垫片的厚度的电容器。
5.如权利要求4所述的方法，其特征在于，集成包括集成厚度在50埃到200埃之间的电容器。
6.如权利要求1所述的方法，其特征在于，集成包括集成具有至少为100nF的电容的电容器。
7.如权利要求1所述的方法，其特征在于，附加所述导体包括附加突起以将所述电容器电气连接至所述上部和下部管芯中的至少一个。
8.如权利要求1所述的方法，其特征在于，还包括在所述下部管芯和封装衬底之间填充粘合剂。
9.一种垫片组件，包括集成在叠置管芯内的上部和下部管芯之间的垫片上的电容器；以及附加到所述电容器以将所述电容器连接至所述上部和下部管芯中至少一个的导体。
10.如权利要求9所述的垫片组件，其特征在于，还包括在所述垫片和所述上部管芯之间以及在所述垫片和所述下部管芯之间填充的粘合剂层。
11.如权利要求9所述的垫片组件，其特征在于，所述电容器是带有介电材料的薄膜电容器。
12.如权利要求9所述的垫片组件，其特征在于，所述电容器厚度大致小于所述垫片的厚度。
13.如权利要求12所述的垫片组件，其特征在于，所述电容器厚度在50埃到200埃之间。
14.如权利要求9所述的垫片组件，其特征在于，所述电容器具有至少为100nF的电容。
15.如权利要求9所述的垫片组件，其特征在于，所述导体包括附加至所述电容器的突起，以将所述电容器电气连接至所述上部和下部管芯中的至少一个。
16.如权利要求9所述的垫片组件，其特征在于，通过在所述下部管芯和封装衬底之间的粘合剂而将所述下部管芯附至所述封装衬底。
17.一种管芯组件，包括封装衬底；在所述封装衬底上并至少具有上部管芯和下部管芯的多个叠置管芯；以及在所述上部和下部管芯之间的至少一个垫片组件，所述垫片组件包括集成在所述上部和下部管芯之间垫片上的电容器，以及附加到所述电容器以将所述电容器电气连接至所述上部和下部管芯中至少一个的导体。
18.如权利要求17所述的管芯组件，其特征在于，所述垫片组件还包括在所述垫片和所述上部管芯之间以及在所述垫片和所述下部管芯之间填充的粘合剂层。
19.如权利要求17所述的管芯组件，其特征在于，所述电容器是带有介电材料的薄膜电容器。
20.如权利要求17所述的管芯组件，其特征在于，所述电容器厚度大致小于所述垫片的厚度。
21.如权利要求20所述的管芯组件，其特征在于，所述电容器厚度在50埃到200埃之间。
22.如权利要求17所述的管芯组件，其特征在于，所述电容器具有至少为100nF的电容。
23.如权利要求17所述的管芯组件，其特征在于，所述导体包括附加到所述电容器以将所述电容器电气连接至所述上部和下部管芯中至少一个的突起。
24.如权利要求17所述的管芯组件，其特征在于，通过在所述下部管芯和封装衬底之间的粘合剂而将所述下部管芯附至所述封装衬底。
全文摘要
本发明的一个实施例是一种将无源组件集成入管芯组件的技术。电容器、电感器或电阻器是集成在叠置管芯内的上部和下部管芯之间的垫片上。将导体附连至电容器、电感器或电阻器，从而将电容器、电感器或电阻器电气连接至上部和下部管芯的至少一个。
文档编号H01L23/66GK1890800SQ200480036862
公开日2007年1月3日 申请日期2004年12月20日 优先权日2003年12月22日
发明者J·康, K·拉达克里西南, S·奇卡蒙纳哈理 申请人:英特尔公司