专利名称：测试半导体器件栅氧化物整体性的带解码器的测试键的制作方法
技术领域：
本发明涉及测试半导体器件中栅氧化物整体性的测试键，特别涉及测试半导体器件中栅氧化物整体性的带解码器的测试键。
背景技术：
半导体器件制造工艺过程中，为了保证半导体器件的高合格率和高性能，通常要测试半导体器件中的各个构件，找出各个构件的故障，及时排除各个构件中产生的故障。半导体器件中的栅氧化物层是栅电极结构中的重要构件，栅氧化物层的整体性直接影响半导体器件的合格率和半导体器件的性能。因此，在栅氧化物层制成后要及时测试栅氧化物的整体性，及时找出栅氧化物中存在的故障，确定故障的确切位置和故障的模式。
栅氧化物整体(以下简称GOI)的可靠性与许多因素有关，例如，迁移电荷(Qm)，氧化物中的离子杂质，氧化物俘获的电荷(Qot)，体缺陷，界面缺陷，固定的氧化物电荷(Qf)，结构缺陷(正电荷)，界面俘获的电荷(Qit)，硅(Si)结构缺陷，氧化所引起的缺陷，和金属杂质等。
GOI的可靠性测试中有四种测试结构体图形，场边缘图形，多晶硅(poly)边缘图形和场角图形。这四种图形中场边缘图形反映错误情况。用现有的老测试键只能知道多晶硅(poly)边缘测试键结构缺陷，但不能确定缺陷的具体位置，即，不能确定多晶硅(poly)线缺陷的位置，或者说不能确定有缺陷的多晶硅线的位置。在GOI多晶硅边缘测试中，传统的方法是，根据失效分析(FA)确定缺陷的位置和缺陷的模式。因此要花费大量的时间和人力物力来找出真实的情况，从而延长了测试的时间周期。延长了半导体器件制造总周期，使生产率下降。
老的GOI多晶硅边缘测试键结构，是将全部多晶硅/有源区(poly/AA)栅线一起连接到一个焊接盘，如图1所显示的结构。当栅线的氧化物层击穿时，老的GOI多晶硅场边缘测试键结构只能测试总的多晶硅边缘结构损坏，老的GOI多晶硅场边缘测试键结构不能确定该结构中故障的具体位置，不能确定氧化物击穿的区域，不能确定有多少栅线的氧化物层被击穿。
发明内容
本发明的目的是，提供测试半导体器件中栅氧化物整体性的带解码器的测试键，克服用现有的老测试键只能知道多晶(poly)边缘测试键结构缺陷，但不能确定缺陷的具体位置，不能确定多晶硅(poly)线缺陷的位置，或者说不能确定有缺陷的多晶硅线的位置的缺点。
按照本发明的测试半导体器件中栅氧化物整体性的带解码器的测试键，全部多晶硅/有源区(poly/AA)栅线一起连接到一个解码器，多根多晶硅栅线通过解码器再连接到焊接盘。用解码器选择全部栅线，当栅线的氧化物层击穿或出现故障时，用解码器选择单根栅线，确定出现氧化物层击穿或出现故障的单根栅线。因此，不需要进行故障测试就能找出氧化物断开的区域。
附图中显示出本发明的实施例，通过以下结合附图的详细描述，将能更好地理解本发明的结构，样式，本发明的操作，本发明的其他目的和优点。附图包括在说明书中，附图是说明书的构成部分。附图中类似的或相同的元件用相同的参考数字指示。附图中图1A是传统的测试半导体器件中GOI的多晶硅边缘故障的测试键结构示意图；图1B是图1A的A向剖视图；图2A是按照本发明的测试半导体器件中GOI的多晶硅边缘故障的测试键结构示意图；图2B是图2A的B向剖视图；图3是按本发明的测试GOI多晶硅边缘故障的测试电路图；和图4是用本发明的测试半导体器件中栅氧化物整体性的带解码器的测试键测试故障的流程图。
附图中的参考数字指示的内容
1-栅氧化物；2-金属连接；3-有源区；4-接触孔；5-浅沟道隔离；6-多晶硅；7-解码器；8-焊盘(PAD)。
具体实施例方式
现在用具体实施例详细描述本发明的测试半导体器件中栅氧化物整体性的带解码器的测试键结构和设置，以及用带解码器的测试键检测多晶硅栅线故障的方法。
现在参见附图详细说明本发明的测试半导体器件中栅氧化物整体性的带解码器的测试键结构。
图2按照本发明的测试半导体器件中GOI多晶硅场边缘故障的测试键结构示意图。参见图2，按照本发明的GOI多晶硅场边缘测试键结构示包括多根多晶硅栅线6，解码器7，和一个焊接盘8；多根多晶硅栅线6一起连接到解码器7，然后，多根多晶硅栅线6通过解码器再连接到焊接盘8；解码器的结构是传统的3进8出的解码器。
图3是按本发明的GOI多晶硅场边缘测试电路图。和图4是用本发明的测试半导体器件中栅氧化物整体性的带解码器的测试键测试故障的流程图。
参见图3和图4，用带解码器的测试键检测多晶硅栅线故障的方法包括以下步骤步骤1，全部多晶硅栅线6一起连接到解码器7；步骤2，多根多晶硅栅线通过解码器7再连接到焊接盘8；步骤3，通过解码器选择所需要的多晶硅栅线6，例如，1、2或n根栅线；步骤4，当多晶硅边缘测试键结构出现故障时，用解码器6逐一测试单根多晶硅栅线结构，确定故障的位置和故障的模式。
按本发明的测试半导体器件中栅氧化物整体性的带解码器的测试键结构中，解码器设置在多根栅线与焊接盘之间，解码器使用传统的3进8出的解码器。用解码器检测多晶硅栅线故障的方法是全部多晶硅栅线一起连接到解码器；首先，通过解码器选择所需要的多晶硅栅线进行测试，例如，1、2或n根栅线；然后，当多晶硅边缘测试键结构出现故障时，用解码器逐一选择单根多晶硅栅线结构进行测试确定故障的位置；然后可以用光学电子显微镜观察故障点，可以概略的确定故障的模式。
GOI的可靠性测试中有四种测试结构体图形，场边缘图形，多晶硅(poly)边缘图形和场角图形。本发明只用于边缘图形测试结构。
以上以GOI的可靠性测试的四种测试结构中的多晶硅(poly)边缘图形为例说明了本发明的测试半导体器件中栅氧化物整体性的带解码器的测试键结构和检测方法，但是，本发明不限于本文中的详细描述。本行业的技术人员应了解，本发明能以其他的形式实施。因此，按本发明的全部技术方案，所列举的实施方式只是用于说明本发明而不是限制本发明，并且，本发明不局限于本文中描述的细节。本发明要求保护的范围由所附的权利要求书界定。
权利要求
1.测试半导体器件中栅氧化物整体性的带解码器的测试键，包括多根多晶硅栅线(6)；解码器(7)；和一个焊接盘8；其特征是，多根多晶硅栅线(6)一起连接到解码器(7)，然后，多根多晶硅栅线通过解码器再连接到焊接盘(8)。
2.用测试半导体器件栅氧化物整体性的带解码器的测试键检测多晶硅栅线中的故障的方法，包括以下步骤步骤1，全部多晶硅栅线(6)一起连接到解码器(7)；步骤2，多根多晶硅栅线(6)通过解码器(7)再连接到焊接盘(8)；步骤3，通过解码器选择所需要的多晶硅栅线(6)，例如，1、2或n根栅线；步骤4，当多晶硅边缘测试键结构出现故障时，用解码器(7)逐一测试单根多晶硅栅线结构，确定故障的位置和故障的模式。
全文摘要
本发明公开测试半导体器件中栅氧化物整体性的带解码器的测试键结构，和用本发明的带解码器的测试键结构检测多晶硅线中的故障的方法。带解码器的测试键结构包括多根多晶硅栅线，解码器，和一个焊接盘；其特征是，多根多晶硅栅线一起连接到解码器，然后，多根多晶硅栅线通过解码器再连接到焊接盘。检测故障的方法是用解码器选择所需要的多晶硅栅线，例如，1、2或n根栅线；然后，当多晶硅边缘测试键结构出现故障时，用解码器逐一测试单根多晶硅栅线结构，确定故障的位置和故障的模式。
文档编号H01L21/66GK1949470SQ20051003038
公开日2007年4月18日 申请日期2005年10月11日 优先权日2005年10月11日
发明者赵永, 龚斌, 曾繁中, 马瑾怡, 黄飞 申请人:中芯国际集成电路制造(上海)有限公司