专利名称：电路组件及其制造方法
技术领域：
本发明涉及一种无线LAN、ETC、便携式电话等的无线通信装置的信号发送接收等的场合用的电路组件及其制造方法，本发明特别是涉及具有高频薄膜线圈等的半导体集成电路组件及其制造方法。
背景技术：
近年，伴随市场的需要，人们日益要求短小轻薄的无线LAN、ETC，便携式电话等的无线通信装置，广泛地采用在信号发送接收用等的Si-IC基板(裸IC芯片)上设置连接用金属凸点，通过倒装芯片粘接等方式，将其搭载于对方侧基板上的工作法。
但是，在上述Si-IC基板内的图案中，从生产性的观点等看，采用Al(铝)布线的方法正在普及，在从Si-IC基板表面的绝缘用的钝化膜中露出的电极焊盘上设置连接用金属凸点的方法正在普及。
在制作上述那样的电路组件的场合，在用作布线图案的Al膜上直接形成由Al(金)等形成的连接用金属凸点的场合，具有扩散现象造成的空隙等导致接合强度的降低的危险，在对特性有影响的场合产生可靠性的问题。
为了避免这样的扩散现象，在Al膜的电极焊盘图案的表面上通过凸点下金属层(under bump meta)处理(UBM处理)，按照规定厚度形成凸点下金属层(UBM)。具体来说，采用下述方案，其中，在Al膜的电极焊盘图案上，依次叠置形成Ni(镍)膜、Au膜或者还在Al膜与Ni膜之间夹设Ti(钛)膜。
图4表示过去的具有高频薄膜线圈的电路组件的结构实例。在该图中，在Si-IC基板1的底面侧(在图中，底面按照向上的方式表示)上，Al(铝)膜的布线图案2和电极焊盘图案4通过晶片工艺形成。上述布线图案2通过钝化膜3而绝缘保护，但是，形成用于通过倒装芯片粘接等方式与对方侧基板连接的连接用金属凸点12的放置部的Al膜的电极焊盘图案4的部分通过比如，光刻法等的制法而露出。由于连接用金属凸点12由Au等形成，故在与Al膜的电极焊盘图案4直接接合的场合，具有在接合面产生扩散现象，导致空隙的发生，进而使接合强度降低的危险。为了避免该扩散现象，在Al膜的电极焊盘图案4上，比如依次叠置形成作为UBM的Ni膜6和形成最顶层的Au膜7。
另一方面，构成线圈(感应元件)5用的布线图案2置于钝化膜3的绝缘保护下，与UBM处理无关。
包括上述的高频薄膜线圈的电路组件比如，用作无线通信设备用的器件，但是，为了使信号发送侧的损耗为最小限，在信号接收侧提高滤波器效果，线圈的Q特性的提高成为课题。
一般，从电学性能和制造成本的平衡的观点来说，通常，将通过晶片工艺形成的Al成膜厚度抑制在0.5μm的必要的最小限的膜厚。由此，如果考虑通过该厚度的Al膜本身形成线圈的方式，则在邻接地形成IC基板上的较高的Q值，低直流电阻的线圈时，具有限制。比如，在阻抗值为3nH的场合，Q值较低而在5～6的范围内，滤波器等的组成器件不令人满意。
在于IC基板上，要求形成高密度的器件的场合，线圈形状必然变小，积蓄磁能的空间变窄，另外，形成线圈导体的Al膜的布线图案变薄，由此，获得较高的Q特性日益困难。Q值与能量的损失成反比例，于是，在损失较少的场合Q特性良好，但是由于上述原因，就减小电子器件的整体尺寸方面来说，难于确保较高的Q特性。
作为给出在半导体基板上设置线圈(感应元件)的方案的公知实例，包括有下述的专利文献1、专利文献2和专利文献3。
专利文献1JP特开2002-57292号文献专利文献2JP特开平9-330817号文献专利文献3JP特开平8-172161号文献在上述专利文献1中，具有多个芯片形成区域的半导体晶片基板上的各芯片形成区域的电路器件形成区域上，通过绝缘膜借助导体层而形成线圈(感应元件)，使其整体尺寸减小，但是，必须单独地设置形成线圈的制造步骤。由此，具有制造工时增加的缺点。
在专利文献2中，在硅制的基板上，形成由非电解涂镀导体层形成的螺旋状的线圈导体部，然后形成电解涂镀导体层，增加线圈导体部的总厚度，使Q值提高。但是，触点部的形成与线圈的形成是分别实现的。
在专利文献3中，形成下述的结构，其中，在半绝缘半导体基板上形成树脂绝缘膜，在该树脂绝缘膜上设置阻抗器件用布线金属层，该树脂绝缘膜采用电介常数较低的材料，以较大厚度附着该树脂绝缘膜，减小布线金属的线间电容，提高Q值。在该文献中，关于在具有连接用凸点的半导体基板上形成线圈的方面，未提及到。
发明内容
于是，本发明的第1目的在于提供一种电路组件，其中，在基板面上具有接合用凸点的电路组件的UBM(under bump metal)处理中，也在设置于基板面上的至少一部分的布线图案上，叠置形成与该UBM相同的金属膜(增加图案的厚度)，由此，不使制造工时增加，可减小上述布线图案部分的电阻，提供廉价的电路组件。
另外，本发明的第2目的在于提供一种电路组件，其中，也在设置于基板面上的至少一部分的布线图案上，叠置形成与UBM相同的金属膜，由此，在通过上述布线图案部分形成线圈的场合，可提高其Q值。
此外，本发明的第3目的在于提供一种电路组件的制造方法，其中，在UBM形成步骤，相对布线图案的至少一部分，与电极焊盘图案一起同时地叠置形成金属膜，由此，不增加制造工时，可降低上述布线图案部分的电阻，进而可形成高Q值的线圈。
通过后述的实施例会明白本发明的其它的目的和新的特征。
为了实现上述目的，本发明的第1方案所述的发明涉及一种电路组件，在该电路组件中，在基板面上形成UBM，在该UBM上设置连接用凸点，其特征在于还在设置于上述基板面上的至少一部分的布线图案上，叠置形成与上述UBM相同材质、相同膜厚的金属膜。
第2方案所述的发明涉及第1方案所述的电路组件，其特征在于上述至少一部分的布线图案构成线圈。
第3方案所述的发明涉及第1或2方案所述的电路组件，其特征在于上述UBM的顶层为Au膜，其底层为Ni、Pt、Pd或W膜。
第4方案所述的发明涉及第3方案所述的电路组件，其特征在于上述布线图案为Al膜，作为最底层的Ti、Cu、Cr、CrNi或Ge膜介于上述布线图案与上述底层的Ni、Pt、Pd或W膜之间。
第5方案所述的发明涉及一种电路组件的制造方法，该方法包括在基板面上形成UBM的UBM形成步骤，与在该UBM上形成连接用凸点的凸点形成步骤，其特征在于将布线图案的至少一部分与设置于上述基板面上的电极焊盘图案一起露出形成钝化膜，通过UBM形成步骤，在上述电极焊盘图案和上述布线图案的露出部分叠置形成金属膜。
第6方案所述的发明涉及第5方案所述的电路组件的制造方法，其特征在于通过曝光显影处理，将布线图案的至少一部分与上述电极焊盘图案一起露出，形成上述钝化膜。
第7方案所述的发明涉及第5或6方案所述的电路组件的制造方法，其特征在于在上述UBM形成步骤中，依次叠置形成作为底层的Ni、Pt、Pd或W膜及作为顶层的Au膜。
第8方案所述的发明涉及第5或6方案所述的电路组件的制造方法，其特征在于上述电极焊盘图案和布线图案为Al膜，在上述UBM形成步骤中，依次叠置形成最底层的Ti、Cu、Cr、CrNi或Ge膜和作为底层的Ni、Pt、Pd或W膜和作为顶层的Au膜。
按照本发明的电路组件，针对在基板面上形成UBM，在该UBM上设置连接用凸点的方案，也在设置于基板面上的至少一部分的布线图案上叠置形成其材质、膜厚与UBM相同的金属膜，由此，可增加上述布线图案的截面积，降低电阻。于是，比如，在于上述布线图案的一部分上形成线圈这样的场合，可实现较高的Q值。
另外，按照本发明的电路组件的制造方法，在具有在基板面上形成UBM的UBM形成步骤，与在该UBM上形成连接用凸点的凸点形成步骤的场合，与设置于上述基板面上的电极焊盘图案一起，使布线图案的至少一部分露出，形成钝化膜，在上述UBM形成步骤，在上述电极焊盘图案和上述布线图案的露出部分上叠置形成金属膜，由此，可通过上述UBM形成步骤同时进行用于提高上述布线图案的膜厚(增加截面积)的处理，不使制造工时增加，可利用低电阻的布线图案部分，在基板上形成较高的Q值的线圈等。
图1为表示本发明的电路组件及其制造方法的实施例1的剖视图；图2为本发明的实施例2的剖视图；图3为表示过去实例的试样A、实施例1的试样B、实施例2的试样C的高频线圈的阻抗值与Q值的关系的曲线图；图4为表示包括高频薄膜线圈的电路组件的已有实例的剖视图。
具体实施例方式
下面根据附图，对作为用于实施本发明的优选形式的电路组件及其制造方法的实施例进行描述。
图1为用于说明实施例1的具有高频薄膜线圈的电路组件的结构及其制造步骤的剖视图。在该图中，对于与前述的已有实例(参照图4)共同的部分采用同一标号，省略对其的描述。实施例1的电路组件与前述的已有实例(参照图4)不同之处在于用于构成高频线圈5的布线图案2的部分与形成用于通过倒装芯片粘接等方式与对方侧基板连接的连接用金属凸点12的放置部的Al膜的电极焊盘图案4的部分一起，在通过光刻法等的曝光现象处理法曝露的状态，形成钝化膜3。
另外，在UBM形成步骤，在Al膜的电极焊盘图案4上的Ni膜的UBM6(底层阻挡层)和Au膜的UBM7(顶层)的成膜处理，与构成上述线圈5的Al膜的布线图案2的部分上的Ni金属膜8(底层阻挡层)和Au的金属膜9(顶层)的成膜处理的两者处理通过相同制造步骤(溅射等的干式成膜法或涂镀等的湿式成膜法)同时地一起进行。即，由于Ni膜的UBM6和Ni的金属膜8通过干式或湿式成膜法同时地形成，故形成相同的材质、相同的膜厚。由此，形成最顶层的Au膜的UBM7与Au的金属膜9也通过干式或湿式成膜法同时地形成，故形成相同的材质、相同的膜厚。
另外，在凸点形成步骤，在由上述Au膜形成的UMB7上，通过Au(或焊锡)接合形成连接用金属凸点12(比如，通过作为粘接机构的1种的球状粘接体等，将球状或杆状的Au作为凸点接合)。
此外，Al膜的电极的焊盘图案4设置于Si-IC基板1的有源(active)区域(布线以外的二极管、三极管等的器件区域)。
还有，特别是最好，上述Ni膜的UMB6和Ni的金属膜8的膜厚在0.1～7μm的范围内，该膜通过镀覆(电解或非电解)方式形成，Au膜的UBM7和Au的金属膜9的膜厚在0.03～1μm的范围内，该膜的形成也可采用镀覆(电解或非电解)、溅射中的任何的方法。
图2为说明实施例2的电路组件的结构及其制造方法的制造步骤用的剖视图。在该图中，与上述实施例1共同的部分采用同一标号，省略对其的描述。实施例2的电路组件与上述实施例1的不同之处在于在UBM形成步骤，在Al膜的电极焊盘图案4上形成作为最底层的Ti膜的UBM10(紧密贴合层)，同时，在构成线圈5的Al膜的布线图案2的部分上，形成Ti的金属膜11(最底层紧密贴合层)，由此，形成Ni膜的UBM6和Ni的金属膜8(底层紧密贴合层)，接着，分别通过相同的制造步骤(溅射等的干式成膜法或镀覆等的湿式成膜法)同时地形成Au膜和UBM7和Au的金属膜9(顶层)的成膜处理。
最好，上述Ti膜的UBM10和Ti的金属膜11的膜厚在0.03～0.3μm的范围内通过溅射方式形成。上述Ni膜的UBM6与Ni的金属膜8的膜厚在0.1～1μm的范围内，Au膜的UBM7与Au的金属膜9的膜厚可与上述的实施例1相同，但是，也可按照Ti膜的UBM10和Ti的金属膜11的膜厚值，减小Ni的UBM6和金属膜8的膜厚。
根据需要，通过树脂密封步骤，对包括伴随上述那样的制造步骤而形成的线圈图案的IC基板底面进行绝缘密封处理。比如，将凸点形成后的Si-IC基板相对对方侧基板，进行倒装芯片粘接处理，然后，通过树脂系的欠满方式(underfill)进行绝缘密封处理，满足线圈的电绝缘和耐湿密封性。
图3表示在构成高频线圈的布线图案部分，未叠置形成金属膜的图4的已有技术的试样A、图1的实施例1的试样B(膜厚Ni3μm/Au0.03μm)、图2的实施例2的试样的C(膜厚Ti0.03μm/Ni0.3μm/Au0.3μm)的场合的线圈部分的阻抗(nH)与Q值之间的关系。Q值通过采用网络分析仪测定参数的方式而计算。在于构成线圈5用的Al膜的布线图案2的部分与Ni的金属膜8之间，设置有Ti的金属膜11的试样C的场合Q值最高，在没有Ti的金属膜11的试样B的Q值高于试样A，而低于试样C。人们认为其原因在于因Ni的磁损耗而Q降低，如果可能，最好设置Ti的金属膜11，减小Ni的金属膜8的厚度(通过使UBM形成步骤的Ni膜厚变化，可改变Q值)。
按照上述实施例，可获得如下的效果。
(1)在使接合金属凸点的Si-IC基板1的底面的电极焊盘图案4和形成线圈5的布线图案2部分的两者曝露的状态，形成钝化膜3，在以凸点接合的电学和机械稳定性为目的，于电极焊盘图案4上进行的UBM形成步骤中，可通过相同的制造步骤，同时地在电极焊盘图案4上形成UBM，在布线图案部分上形成金属膜，可通过最短的步骤，实现具有Q值提高的线圈的电路组件。
(2)与在Si-IC基板1内的形成线圈5的布线图案上形成金属膜的方式相同，还具有下述的效果，即，还可用于向该基板1内的电路器件供给电源的电源供给线，通过增加形成该电源供给线的布线图案的厚度，可在电路中抑制电压降低、降低电阻，降低电源供给线部分的耗电量。另外，同样也可用于形成线圈5的布线图案部分及其它的电路器件的引导线。
另外，在图1和图2的实施例1、2的UBM形成步骤中，可将各金属膜的形成统一为干式、湿式成膜法的任何一种而实施，但是，只要为Au层，也可采用任何的成膜方法，比如，通过湿式成膜法形成底层的Ni膜，顶层的Au膜也可为同时采用通过干式成膜法构成的干式和湿式成膜法的步骤。
此外，代替实施例1、2的底层的Ni膜，而考虑使用Pt(铂)、Pd(钯)、W(钨)膜等，还可代替实施例2的最底层的Ti膜而考虑使用Cu(铜)、Cr(铬)、CrNi、Ge(锗)膜等。
以上对本发明的实施例进行了描述，但是，本发明不限于此，本领域的普通技术人员人员知道可在权利要求所述的范围内，进行各种变形，变更。
权利要求
1.一种电路组件，在该电路组件中，在基板面上形成凸点下金属层，在该凸点下金属层上设置连接用凸点，其特征在于还在设置于上述基板面上的至少一部分的布线图案上，层叠形成与上述凸点下金属层相同材质、相同膜厚的金属膜。
2.根据权利要求1所述的电路组件，其特征在于上述至少一部分的布线图案构成线圈。
3.根据权利要求1或2所述的电路组件，其特征在于上述凸点下金属层的顶层为Au膜，其底层为Ni、Pt、Pd或W膜。
4.根据权利要求3所述的电路组件，其特征在于上述布线图案为Al膜，作为最底层的Ti、Cu、Cr、CrNi或Ge膜介于上述布线图案与上述底层的Ni、Pt、Pd或W膜之间。
5.一种电路组件的制造方法，该方法包括在基板面上形成凸点下金属层的凸点下金属层形成步骤，与在该凸点下金属层上形成连接用凸点的凸点形成步骤，其特征在于将布线图案的至少一部分与设置于上述基板面上的电极焊盘图案一起露出，形成钝化膜，通过凸点下金属层形成步骤在上述电极焊盘图案和上述布线图案的露出部分叠置形成金属膜。
6.根据权利要求5所述的电路组件的制造方法，其特征在于通过曝光显影处理，将布线图案的至少一部分与上述电极焊盘图案一起露出，形成上述钝化膜。
7.根据权利要求5或6所述的电路组件的制造方法，其特征在于在上述凸点下金属层形成步骤中，依次叠置形成作为底层的Ni、Pt、Pd或W膜和作为顶层的Au膜。
8.根据权利要求5或6所述的电路组件的制造方法，其特征在于上述电极焊盘图案和布线图案为Al膜，在上述凸点下金属层形成步骤中，依次层叠形成最底层的Ti、Cu、Cr、CrNi或Ge膜和作为底层的Ni、Pt、Pd或W膜和作为顶层的Au膜。
全文摘要
本发明涉及一种电路组件及其制造方法。在基板面上具有接合用凸点的电路组件的凸点下金属层处理中，也在设置于基板面上的至少一部分的布线图案上，叠置形成与该凸点下金属层相同的金属膜，增加图案的厚度，由此，不使制造工时增加，减小上述布线图案部分的电阻。一种电路组件，其中，在基板(1)的面上，形成凸点下金属层，在该凸点下金属层上设置连接用凸点(12)，将布线图案(2)中的至少一部分与设置于上述基板(1)的面上的电极焊盘图案(4)一起露出，形成钝化膜(3)，在形成凸点下金属层时，在上述电极焊盘图案(4)和上述布线图案(2)的露出部分，叠置形成金属膜。
文档编号H01L23/485GK1674763SQ20051005897
公开日2005年9月28日 申请日期2005年3月25日 优先权日2004年3月25日
发明者土门孝彰, 永塚敏行, 安井勉, 近藤良一 申请人:Tdk株式会社