专利名称：制作铜双镶嵌结构的方法
技术领域：
本发明提供一种制作铜双镶嵌结构的方法，尤指一种利用原子化学气相沉积方法形成阻障层以制作铜双镶嵌结构的方法。
背景技术：
随着集成电路的集成度(integration)增加，多重金属互连线(multilevelinterconnects)的制作便逐渐成为许多半导体集成电路工艺所必须采用的方式。而铜双镶嵌(dual damascene)技术搭配低介电常数材料所构成的金属间介电层(inter metal dielectric，IMD)是目前最受欢迎的金属互连线工艺组合，尤其针对高集成度、高速(high-speed)逻辑集成电路芯片制造以及0.18微米以下的深次微米(deep sub-micro)半导体工艺，铜金属双镶嵌互连线技术在集成电路工艺中已日益重要，而且势必将成为下一世代半导体工艺的标准互连线技术。
请参阅图1，图1为现有一半导体芯片10的部份剖面示意图，其显示一典型的双镶嵌结构11。如图1所示，双镶嵌结构11形成于一介电层20中，其包括有一双镶嵌孔洞21以及填于其内的导电材料，分为一下部接触窗(via)结构22以及一上部沟渠结构23。一下层导线14形成于介电层12中，而一上层铜导线24填入于上部沟渠结构23中。上层铜导线24以及下层导线14可藉由接触插塞(via plug)22a穿过介电层12以及介电层20之间保护层18互相连结。此外，铜双镶嵌结构11亦可应用于用来电连接硅衬底表面的电性元件以及其上的导线，在此情况下，接触插塞22a便会直接接触硅衬底的表面。
为了防止填入双镶嵌结构11中的铜金属发生迁移现象而扩散至邻近的介电层20中，导致漏电流(leakage)情形，一般在将铜金属填入双镶嵌孔洞21之前，先于双镶嵌孔洞21表面形成一阻障层(barrier layer)25。因此，为了有效阻隔铜金属扩散，阻障层25至少需具备有下列条件(1)良好的扩散阻绝特性；(2)对于铜金属以及介电层有良好的附着力；(3)电阻值不能过高；(4)良好的阶梯覆盖能力。常用的阻障层材料包括有钛、氮化钛(TiN)、氮化钽(TaN)、以及氮化钨(WN)等等。因此，铜双镶嵌结构的关键技术之一在于制作能有效防止铜原子向外扩散的阻障层。
现有制作铜双镶嵌结构以及改良阻障层的技术可参看美国专利第6,403,465号「改善铜金属阻障层性质的方法(Method to Improve CopperBarrier Properties)」，其揭露在形成铜金属层之前，先于双镶嵌孔洞中进行一物理气相沉积(physical vapor deposition，PVD)工艺或一化学气相沉积(chemical vapor deposition，CVD)工艺形成一阻障层，并同时(in-situ)利用一离子金属等离子体(ion-metal-plasma，IMP)沉积工艺形成一黏着(adhesion)层，以在双镶嵌孔洞表面形成复合的黏着阻障层，其中阻障层的材料包含有氮化钛(titanium nitride)、氮化钨(tungsten nitride)、氮硅化钨(tungsten silicon nitride)、氮硅化钽(tantalum silicon nitride)以及氮硅化钛(titanium silicon nitride)等。在形成黏着阻障层后，再于双镶嵌孔洞中形成金属晶种层，以制作铜金属于双镶嵌孔洞中。
然而，随着芯片集成度的提高，现有铜双镶嵌结构的制作技术已逐渐产生问题，例如当工艺线宽小于65纳米(nanometer，nm)时，利用传统PVD或CVD工艺制作阻障层均会产生阶梯覆盖(step coverage)不良以及均匀度较差的问题，导致对铜金属没有足够的阻障效果，例如以传统PVD工艺所形成的氮化钛作为阻障层时，便无法有效阻绝铜金属扩散而容易产生漏电流。此外，由于均匀度差，阻障层以及铜金属亦可能无法完全填入双镶嵌孔洞中，造成接触插塞的缺陷。为克服上述问题，目前业界研发出以一种原子化学气相沉积(atomic CVD)工艺形成具有优选阻障功效的氮化钽(tantalum nitride)层作为阻障层，以有效阻挡铜金属的扩散。然而，当铜双镶嵌结构制作于硅衬底上时，利用原子CVD工艺形成氮化钽阻障层时，其所使用的前驱物(precursor)会造成硅衬底表面损坏或电性元件的瑕疵。此外，铜金属晶种层对原子CVD氮化钽层的附着力不佳，亦会造成后续形成铜金属工艺的困扰。
发明内容
因此，本发明的主要目的在于提供一种制作铜双镶嵌结构的方法，其在形成阻障层之前先形成一衬底保护层，并利用特殊工艺条件工艺具有良好附着力的阻障层，以解决上述现有铜双镶嵌结构的问题。
根据本发明的权利要求，公开了一种制作铜双镶嵌结构的方法。首先提供一半导体衬底，其上包含有至少一介电层以及至少一双镶嵌孔洞设于该介电层中，且部分该半导体衬底暴露于双镶嵌孔洞的底部。接着进行一物理气相沉积工艺，于双镶嵌孔洞侧壁以及暴露出的半导体衬底上形成一具导电性的衬底保护层。然后进行一原子化学气相沉积(atomic CVD)工艺，于衬底保护层表面形成一氮化钽(tantalum nitride，TaN)层，作为一阻障层。最后于双镶嵌孔洞中形成一铜金属层。
由于本发明在利用原子CVD工艺形成氮化钽层之前，先以PVD工艺于暴露的半导体衬底上形成一衬底保护层，因此可以有效避免形成氮化钽层的前驱物伤害半导体衬底。此外，以原子CVD方法形成的氮化钽层有优选阶梯覆盖能力以及阻障铜金属扩散的功能，因此，另用本发明方法制成的铜双镶嵌结构具有优选电性效果。
图1为现有一半导体芯片的部份剖面示意图；图2至图8为本发明制作一铜双镶嵌结构方法的第一实施例的工艺示意图；图9至图10为本发明第二实施例的剖面示意图。
附图标记说明10半导体芯片11双镶嵌结构12介电层14导电层18保护层20介电层21双镶嵌孔洞22接触窗结构22a接触插塞 23导线槽结构24上层铜导线25阻障层40半导体衬底42介电层44双镶嵌孔洞46导电层48衬底保护层50靶材52晶片架54氮化钽层56黏着层58晶种层60铜金属层 62铜双镶嵌结构
64靶材68晶片架100衬底 102介电层104导电层 108镶嵌孔洞110氮化钽层 112钽金属层114铜金属层 120铜双镶嵌结构具体实施方式
请参考图2至图8，图2至图8为本发明制作一铜双镶嵌结构方法的第一实施例的工艺示意图，其中本实施例中的铜双镶嵌结构直接制作于半导体衬底上。如图2所示，首先提供一半导体衬底40，在半导体衬底40的表面上包含有至少一介电层42以及至少一双镶嵌孔洞44设于该介电层42中。在图2中仅绘出一介电层42以及一双镶嵌孔洞44作为说明，其中半导体衬底40为一硅衬底。值得注意的是，双镶嵌孔洞44的底部暴露出部分的半导体衬底40，而暴露出的半导体衬底40表面可另包含有一导电层46，由金属硅化物层或离子掺杂区所构成。
如图3所示，接着进行一PVD工艺，于双镶嵌孔洞44侧壁以及暴露出的半导体衬底40表面形成一衬底保护层48，其中衬底保护层48由具导电性的材料所形成，其材料可包含有金属钛(titanium，Ti)、金属钽(tantalum，Ta)或氮化钽(tantalum nitride，TaN)，优选为金属钽。在优选实施例中，衬底保护层48由溅镀方式所制成，请参考图4，图4显示以溅镀方式形成衬底保护层48的反应室示意图。半导体衬底40(即晶片)置于晶片架52上，而包含有衬底保护层材料(例如金属钽)的靶材50设于晶片架52的上方，在进行溅镀时，靶材50与半导体衬底40的距离H1大于5公分以上，以使形成的衬底保护层48有优选阶梯覆盖能力，并维持良好的均匀度。
请参考图5，然后进行一原子CVD工艺，于衬底保护层表面形成一氮化钽(tantalum nitride，TaN)层54，作为铜金属的阻障层。以原子CVD方法形成氮化钽层54的前驱物(precursor)包含有氨气(ammonia，NH3)以及五二甲基胺钽(Ta(N(Me)2)5，pentakis(dimethylamido)tantalum，PDMAT)。其施行方式是在温度范围180～400℃下先通入氨气数秒，然后将PDMAT通入反应室中，将其清除(purge)后，再依序反复通入氨气以及PDMAT，利用氨气将PDMAT中的氮化钽置换出来沉积于介电层42以及双镶嵌孔洞44表面上，如此在每一循环中形成0.5～1埃(angstrom，)，直至达到预定的氮化钽层54厚度。
请参考图6，接着可选择性以PVD工艺在氮化钽层54表面形成一黏着(adhesion)层56，其材料优选为金属钽。然后以IMP、PVD或CVD工艺沉积一晶种层58于黏着层56表面，以利后续形成铜金属层。其中，黏着层56的作用在于使晶种层58具有良好附着力，以沿着双镶嵌孔洞44的侧壁及底部沉积。其中，在以PVD工艺形成黏着层56时，溅镀反应室中的金属靶材64与半导体衬底40、晶片架68的距离H2范围约为10～50公分，如图7所示，以使黏着层56有优选均匀度。
接着请参考图8，进行一电化学沉积工艺(electrochemical deposition，ECD)，在双镶嵌孔洞44中形成铜金属层60，此时，晶种层58已成为铜金属层60的一部份。最后进行一平坦化工艺，例如化学机械抛光工艺(chemicalmechanical polishing，CMP)，以介电层42的表面作为抛光停止层，使铜金属层60的表面约略相同于介电层42的表面，以完成半导体衬底40表面上铜双镶嵌结构62的制作。
在本实施例中，利用原子CVD制成的氮化钽层54具有良好的均匀度以及阶梯覆盖能力，且对于铜金属的阻障效果也非常良好，但由于铜双镶嵌结构62制作于半导体衬底40表面，导致在以原子CVD工艺形成氮化钽层54时，前驱物氨气会与半导体衬底40表面的硅原子作用而造成半导体衬底40的伤害，因此在形成氮化钽层54之前必须先于暴露出的半导体衬底40表面形成衬底保护层48以保护半导体衬底40。同时，本发明提出使靶材50与半导体衬底40的距离大于5公分以进行溅镀工艺的条件，可使衬底保护层48在沉积时具有优选的均匀度。同样地，在形成黏着层56时，本发明亦提供了使金属靶材64与半导体衬底40间的距离H2有一相当长的距离范围10～50公分，以使黏着层56有优选的沉积效果。
请参考图9至图10，图9至图10为本发明第二实施例的剖面示意图。首先于图9所示，提供一衬底100，而衬底100上包含有至少一导电层104以及至少一介电层102，其中导电层104的材料包含有铝、铝铜合金、铜、金属硅化物或上述的组合。然后于介电层102中形成至少一双镶嵌孔洞108，并暴露出部分导电层104。
接着，进行一原子CVD工艺，于双镶嵌孔洞108侧壁以及暴露出的导电层104上形成一氮化钽层110，作为一第一阻障层。其中在以原子CVD工艺制作氮化钽层110时，可选择以氨气以及PDMAT气体作为前驱物。值得注意的是，氮化钽层110的厚度约为8～28埃(angstrom，)。
请参考图10，接着进行一PVD工艺，于氮化钽层110表面形成一钽金属层112，且在进行PVD溅镀工艺时，含有钽金属的靶材与衬底100的距离约为10～50公分，其中钽金属层112作为第二阻障层，其对后续形成的金属晶种层有优选附着力。最后，在衬底100以及双镶嵌孔洞108表面形成一金属晶种层，再利用该金属晶种层形成一铜金属层114，最后进行一化学机械抛光工艺，以完成铜双镶嵌结构120的制作。
相较于现有技术，本发明方法在铜双镶嵌结构中利用原子CVD工艺形成具有良好阻障能力的氮化钽层作为铜金属的阻障层，同时配合在特殊条件下形成的衬底保护层以及黏着层，例如控制PVD工艺中靶材与半导体衬底距离，以使铜双镶嵌结构有优选的效能。藉由本发明方法所制作的铜双镶嵌结构具有低阻值的特性，且能有效改善现有技术中漏电流的问题，因此能使芯片有优选性能。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种制作铜双镶嵌结构的方法，该方法包含有提供一半导体衬底，该半导体衬底上包含有至少一介电层以及至少一双镶嵌孔洞设于该介电层中，且部分该半导体衬底暴露于该双镶嵌孔洞底部；进行一物理气相沉积工艺，于该双镶嵌孔洞侧壁以及暴露出的该半导体衬底上形成一具导电性的衬底保护层；进行一原子化学气相沉积(atomic CVD)工艺，于该衬底保护层表面形成一氮化钽(tantalum nitride，TaN)层，以作为一阻障层；以及于该双镶嵌孔洞中形成一铜金属层。
2.如权利要求1的方法，其中该衬底保护层用来在进行该原子化学气相沉积工艺时，用以保护该半导体衬底的表面。
3.如权利要求2的方法，其中该衬底保护层的材料为钽(tantalum，Ta)、钛(titanium，Ti)或氮化钽。
4.如权利要求1的方法，其中该物理气相沉积工艺为一溅镀工艺，且在进行该物理气相沉积工艺时，该溅镀工艺的靶材距离该半导体衬底的距离大于5公分。
5.如权利要求1的方法，其中该方法另包含有在该氮化钽表面形成一黏着层(adhesion layer)的步骤，用以促进该铜金属层的形成。
6.如权利要求5的方法，其中形成该黏着层的方法进行一物理气相沉积工艺。
7.如权利要求5的方法，其中该黏着层为一钽金属层。
8.如权利要求1的方法，其中该原子化学气相沉积工艺的工艺温度约为180℃至400℃。
9.如权利要求1的方法，其中该原子化学气相沉积工艺的前驱物(precursor)包含有五二甲基胺钽(pentakis(dimethylamido)tantalum，PDMAT)以及氨气(ammonia，NH3)。
10.如权利要求1的方法，其中在形成该铜金属层之前，该方法另包含有先于该氮化钽层表面形成一金属晶种层的步骤，且于形成该铜金属层之后，该方法另包含有进行一化学机械抛光工艺(chemical mechanical polishing，CMP)的步骤。
11.如权利要求1的方法，其中该半导体衬底的表面另包含有一金属硅化物层(silicide layer)，且在形成该双镶嵌孔洞时，暴露出部分该金属硅化物层。
12.一种制作铜双镶嵌结构的方法，该方法包含有提供一衬底，且该衬底上包含有至少一导电层以及至少一介电层；于该介电层中形成至少一双镶嵌孔洞，并暴露出部分该导电层；进行一原子化学气相沉积工艺，于该双镶嵌孔洞侧壁以及暴露出的该导电层上形成一氮化钽层；进行一物理气相沉积工艺，于该氮化钽层表面形成一钽金属层；以及于该双镶嵌孔洞中形成一铜金属层。
13.如权利要求12的方法，其中该导电层为铝、铝铜合金、铜、金属硅化物或上述的组合。
14.如权利要求12的方法，其中该物理气相沉积工艺为一溅镀工艺，且在进行该物理气相沉积工艺时，该溅镀工艺的一靶材距离该硅衬底的距离介于10～50公分之间。
15.如权利要求12的方法，其中该原子化学气相沉积工艺的工艺温度约为180℃至400℃。
16.如权利要求12的方法，其中该原子化学气相沉积工艺的前驱物包含有五二甲基胺钽(PDMAT)以及氨气。
17.如权利要求12的方法，其中该氮化钽层的厚度约为8～28埃(angstrom，)。
18.如权利要求12的方法，其中在形成该铜金属层之前，该方法另包含有先于该氮化钽层表面形成一金属晶种层的步骤，且于形成该铜金属层之后，该方法另包含有进行一化学机械抛光工艺(CMP)的步骤。
19.如权利要求12的方法，其中该导电层为一硅衬底。
20.如权利要求19的方法，其中在进行该原子化学气相沉积工艺之前，该方法另包含有一物理气相沉积工艺的步骤，用来于该双镶嵌孔洞侧壁以及暴露出的该硅衬底表面形成一具导电性的衬底保护层，以于该原子化学气相沉积工艺中，保护该硅衬底表面。
21.如权利要求20的方法，其中该衬底保护层的材料为钽(Ta)、钛(Ti)或氮化钽。
全文摘要
本发明提供一种制作铜双镶嵌结构的方法。首先提供一半导体衬底，其上包含有一双镶嵌孔洞设于一介电层中，且部分半导体衬底暴露于该孔洞底部，接着进行一物理气相沉积工艺于双镶嵌孔洞内形成一衬底保护层，再进行一原子化学气相沉积于衬底保护层上形成一氮化钽层，作为一阻障层，最后于双镶嵌孔洞中形成一铜金属层。
文档编号H01L21/70GK1866495SQ20051007397
公开日2006年11月22日 申请日期2005年5月19日 优先权日2005年5月19日
发明者邓宪哲, 林进富, 陈孟祺 申请人:联华电子股份有限公司