专利名称：用以检查内连线的测试键及检查内连线的方法
技术领域：
本发明涉及一种集成电路测试用结构及测试方法，特别是涉及一种用以检查内连线的测试键(Test Key)，以及使用该测试键检查内连线的方法。
背景技术：
在半导体工艺的多重内连线(Multi-level Interconnect)工艺中，为确认导电插塞(Conductive Plug)与上下层导线之间的电连接，通常会在晶片的切割道上形成测试键。
请参照图1，其绘示现有测试键及对应的内连线结构的一例，其中内连线形成在基底100的元件区102上，且测试键106形成在切割道104上，而由金属层110b、插塞150b及金属层160b构成。金属层110b/160b上下交替排列，且各上(下)金属层160b(110b)以二插塞150b分别连接两相邻之下(上)金属层110b(160b)，而成连续导电结构。
测试键106的金属层110b与内连线下金属层110a同时形成，插塞150b与内连线的插塞150a同时形成，金属层160b则与内连线上金属层160a同时形成。在金属层110a/b形成后，通常先于基底100上形成氧化层120，再于金属层110a/b的间隙填入旋涂玻璃130以平坦化，然后于金属层110a/b与旋涂玻璃130上形成氧化层140，再于元件区102/切割道104的氧化层140中形成介层洞146a/146b，之后填入金属以形成插塞150a/150b。又如图2所示，为便于填入金属，在形成介层洞146a/b之前，通常会以定义介层洞146a/b的光致抗蚀剂层142为掩模，用缓冲氧化硅蚀刻剂(BOE)进行湿蚀刻，以形成较宽的凹洞144a/b。
在以测试键106检查内连线时，测量测试键106的电迁移(Electro-migration，EM)毁损时间。如内连线的插塞150a有缺陷，则同时形成的插塞150b也应有缺陷，此时测试键106的EM毁损时间即会缩短，而可反映出该问题。
然而，金属层110a的受损并无法通过测试键106正确地反映出来。例如，当金属层110a间隙过小或旋涂玻璃130原料的沟填性较差，致使旋涂玻璃130产生裂缝133(图2)并延伸贯穿氧化层120与140时，在使用BOE蚀刻形成凹洞144a的步骤中，BOE即会通过裂缝133而侵蚀金属层110a，令其阻值升高。此种侵蚀现象即无法通过现有的测试键106侦测出来。
发明内容
本发明目的之一即是提供一种用以检查内连线的测试键，以解决前述内连线侵蚀现象无法侦测的问题。
本发明另一目的则是提供一种检查内连线的方法，其使用本发明的测试键来进行。
本发明的测试键的结构包括一连续金属线及其上的多个导电插塞。每一插塞的一端与连续金属线接触，且其中至少有一插塞的另一端不与任何导体连接。另外，连续金属线的两端连接至不同的电压。
在本发明一优选实施例中，连续金属线的两侧配置有旋涂玻璃(SOG)，而连续金属线与旋涂玻璃之间优选隔有薄的第一介电层。此连续金属线及旋涂玻璃上可配置第二介电层，而导电插塞即位在此第二介电层中。每一导电插塞的顶部可比其它部分宽，而此顶部的下表面形状对第二介电层进行选择性各向同性蚀刻而得者。
再者，上述测试键还可包括至少二假图案，其分别位在连续金属线两侧，且各自与连续金属线之间有一距离，此距离优选等于内连线结构中与连续金属线同层的两相邻金属层的间距，而此假图案的材料可与连续金属线相同。另外，上述测试键优选形成在晶片的切割道上，而导电插塞的材料包括铝。
在另一实施例中，本发明的用以检查内连线的测试键包括依序排列且互相平行的第一、第二与第三连续金属线、多个导电插塞及一上金属层。其中，各导电插塞位于第一与第三连续金属线上，且每一导电插塞的下端与第一或第三连续金属线接触。上金属层位于第一至第三连续金属线与导电插塞的上方，且与每一导电插塞的上端接触。另外，第二连续金属线的两端连接至不同的电压。
本发明的检查内连线的方法，在形成内连线的金属层的同时，于晶片切割道上形成一连续金属线；在形成内连线的第一插塞的同时，则于连续金属线上形成多个第二插塞，而与连续金属线构成一测试键。之后，在连续金属线两端施加不同电压，以测量其电致迁移特性，藉此判断该内连线的状况。其中，可测量的电致迁移特性包括连续金属线的电致迁移毁损时间。
另外，在一优选实施例中，于内连线的金属层与前述连续金属线形成后，还有旋涂玻璃形成在金属层之间与连续金属线的两侧；而在旋涂玻璃形成之前，优选先在金属层与连续金属线表面上形成第一介电层，以免其与旋涂玻璃的原料接触而受损。另外，在旋涂玻璃形成后，可在金属层、连续金属线与旋涂玻璃上形成第二介电层，而前述第一与第二插塞形成在此第二介电层中。
此外，在上述优选实施例中，于第二介电层中形成第一第二插塞的方法例如是先在第二介电层上形成图案化掩模层，其具有多个介层洞图案，再以该掩模层为掩模各向同性蚀刻第二介电层，以在其上形成多个凹洞，然后以同一掩模层为掩模各向异性地蚀刻第二介电层，以在其中形成多个介层洞，再于介层洞与凹洞中填入金属即可。此第二介电层的材料包括氧化硅，且各向同性蚀刻可利用BOE。
另外，在本发明的检查内连线的方法中，于晶片切割道上形成连续金属线的同时，还可同时于其两侧形成至少二假图案，其各自与连续金属线之间有一距离，此距离优选等于内连线结构中两相邻金属层的间距，以仿真内连线结构的状态。另外，第一与第二插塞的材料则包括铝。
在另一实施例中，本发明的检查内连线的方法所针对的内连线结构还包括第一插塞上方的多个第一上金属层。此方法在形成下金属层的同时，于晶片切割道上形成依序排列且互相平行的第一、第二与第三连续金属线。接着，在形成第一插塞的同时，于第一与第三连续金属线上形成多个第二插塞。之后在形成第一上金属层的同时，于第一至第三连续金属线及第二插塞的上方形成第二上金属层，其中第一至第三连续金属线、第二插塞及与第二上金属层构成一测试键。然后，于第二连续金属线的两端施加不同的电压，以测量其电致迁移特性，藉此判断内连线的状况。
由于本发明的测试键包括连续金属线，且测量此连续金属线的电迁移特性以进行检查，而非如现有般测量由上下交替排列的金属层及插塞所构成的整个测试键的电迁移特性，所以当金属层侵蚀现象发生时，测试键的电迁移特性变化远较现有者明显。因此，当电路结构与/或工艺条件使得内连线金属层与连续金属线被侵蚀时，该缺陷即可明显地反映在本发明的测试键的电迁移特性上。
为让本发明的上述和其它目的、特征和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本发明。
图1绘示现有测试键及对应的内连线结构的一例。
图2绘示内连线的金属层因旋涂玻璃中的裂缝而在后续湿蚀刻步骤中被侵蚀的情形。
图3A为本发明优选实施例的测试键及对应的内连线结构的剖面图，图3B则为此测试键的上视图。
图4为本发明另一优选实施例的测试键的上视图。
简单符号说明100、300基底102、302元件区104、304切割道106、306、406测试键110a、310a内连线的金属层110b、310b、410a、410b连续金属线120、140、320、340介电层130、330旋涂玻璃133裂缝142掩模层144a/344a、144b/344b凹洞146a/346a、146b/346b介层洞150a/350a、150b/350b、450导电插塞160a/360a、160b/360b、460金属层310c假图案具体实施方式
图3A为本发明优选实施例的测试键及对应的内连线结构的剖面图，图3B则为此测试键的上视图。
本发明优选实施例的测试键与对应的内连线结构的工艺亦依图3A/3B说明如下。首先，提供具元件区302与切割道304的晶片/基底300，其中元件区302为元件与内连线形成之处，且切割道304为测试键306及其它测试图案与/或对准图案(未绘示)形成之处。接着在元件区302上形成金属层310a，同时在切割道304上形成连续金属线310b，再于基底300上全面形成薄介电层320。其中，金属层310a与连续金属线310b的材料例如是铝，且薄介电层320的材料例如是以化学气相沉积法(CVD)沉积的无机介电材料，如CVD-氧化硅，用以保护金属层310a与连续金属线310b免受后续工艺中旋涂玻璃原料的破坏。
另外，在形成金属层310a与连续金属线310b时，还可同时在连续金属线310b两侧形成至少二假图案310c，如图3B所示，以仿真元件区302中内连线的实际状态。此二假图案310c例如是与连续金属线310b同宽的金属线，且各自与连续金属线310b相隔一段距离。此距离优选等于元件区302中两相邻金属层310a的间距，以尽可能仿真内连线结构的状态。如此，后续填入金属层310a间隙的旋涂玻璃与填入连续金属线310b-假图案310c间隙的旋涂玻璃即可有相同状态，例如是有相同的裂缝产生机率。
然后，于金属层310a的间隙及连续金属线310b与假图案310c的间隙中填入旋涂玻璃330，其材料例如是氢硅倍半氧烷(HSQ)或甲基硅倍半氧烷(MSQ)，以进行平坦化，再于310a、310b与旋涂玻璃330上形成介电层340，其材料例如是CVD-氧化硅。接着于介电层340上形成具介层洞图案的掩模层(未绘示，但可参考图2的142)，再进行各向同性蚀刻，以在元件区302内的介电层340上形成凹洞344a，同时在切割道304的介电层340上形成凹洞344b，其中所使用的蚀刻剂例如是含HF与NH4F的BOE。形成凹洞344a/b的目的在于扩大介层洞顶部的宽度，以便于其中填入金属，尤其是铝等覆盖性较低的金属。
接着以同一掩模层为掩模进行各向异性蚀刻，以在元件区302内的介电层340上形成介层洞346a，同时在切割道304的介电层340上形成介层洞346b。然后于凹洞344a/b及介层洞346a/b中填入金属，例如是铝或铜，以在元件区302的介电层340中形成与金属层310a连接的插塞350a，同时在切割道304的介电层340中形成与连续金属线310b连接的插塞350b，其与连续金属线310b构成测试键306。然后，于元件区302的介电层340上形成与插塞350a连接的金属层360a，同时于切割道304的介电层340上形成金属层360b，其与位在连续金属线310b两端的插塞350b连接，以使连续金属线310b能与测试装置电连接。其它的插塞350b则或可如图示般皆不与任何导体相连，或是可有数个连接至与金属图案360a/b同时形成的其它金属图案(未绘示)，以便测试插塞350a的品质。
在测试元件区302形成的内连线结构时，于连续金属线310b两端施加不同的电压V1与V2以引起电迁移(EM)，并测量一电迁移特性，其例如是EM毁损时间，亦即在EM现象发生的条件下连续金属线310b的毁损时间。当金属层间隙过小与/或旋涂玻璃330原料的沟填性较差而令旋涂玻璃330中产生裂缝，致使连续金属线310b如金属层310a般在后续湿蚀刻步骤中被侵蚀产生缺口312(图3B)时，连续金属线310b的电迁移毁损时间即会明显缩短，而可反映出该问题。
另外，图4为本发明另一优选实施例的测试键的上视图。此测试键包括连续金属线410b、位于连续金属线410b两侧且与之平行的两条连续金属线410a、位于2条连续金属线410a上的导电插塞450，以及上金属层460。其中，上金属层460位于3条连续金属线410a/b与导电插塞450上方，每一导电插塞450的下端与连续金属线410a接触，上端则与上金属层460接触。
同样地，连续金属线410a与410b的间隙可填充有旋涂玻璃，旋涂玻璃与连续金属线410a/410b之间可隔有薄的无机介电层，且导电插塞450可配置于连续金属线410a、410b与旋涂玻璃上方的介电层之中。如此在前述扩大容纳导电插塞450的介层洞的顶部的湿蚀刻步骤中，腐蚀性液体即可能经由贯穿旋涂玻璃与介电层的裂隙而腐蚀连续金属线410a与410b，如同前一不过，与前一实施例不同的是，在使用此测试键测试内连线时，将其上未形成密集导电插塞450的连续金属线410b的两端连接至不同的电压V1与V2。此种测试键的运作原理与图3B所示的测试键306相同，但其对金属侵蚀现象的灵敏度高于后者。
再者，如欲同步形成图3A左所示的内连线结构及图4的测试键，则可令连续金属线410a、410b与金属层310a同时形成，令导电插塞450与导电插塞350a同时形成，并令上金属层460与金属层360a同时形成。
如上所述，由于本发明的测试键包括连续金属线，且测量此连续金属线的电迁移特性以进行检查，所以当前述侵蚀现象发生时，测试键的电迁移特性变化远较现有测试键更为明显。因此，当电路结构与/或工艺条件使得介电层产生裂缝，致使内连线金属层与连续金属线在后续任何湿蚀刻工艺中被侵蚀时，该问题即可明显地反映在本发明的测试键的电迁移特性上。
除此之外，虽然在上述优选实施例中，本发明的测试键用以侦测因旋涂玻璃产生裂缝而使内连线的金属层在扩大介层洞口的湿蚀刻步骤中被侵蚀的现象，但本发明的应用却不仅限于此。当内连线金属层有可能在其它任何湿蚀刻步骤中因旋涂玻璃或它种介电材料的裂缝而被侵蚀，或是因其它缘故而可能在后续湿蚀刻步骤或其它任何工艺中被侵蚀时，同样可以使用本发明的测试键来检查内连线。简言之，只要在内连线的金属层有可能遭受侵蚀的情形下，不论其被侵蚀原因为何，皆可使用本发明的测试键加以检查，以确认元件的品质。
虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。
权利要求
1.一种用以检查内连线的测试键，包括一连续金属线；以及多个导电插塞，位于该连续金属线上，其中每一导电插塞的一端与该连续金属线接触，且其中至少有一导电插塞的另一端不与任何导体连接；其中，该连续金属线的两端连接至不同的电压。
2.如权利要求1所述的用以检查内连线的测试键，其中该连续金属线的两侧配置有旋涂玻璃。
3.如权利要求2所述的用以检查内连线的测试键，其中该连续金属线与该旋涂玻璃之间还配置有一第一介电层。
4.如权利要求2所述的用以检查内连线的测试键，其中该连续金属线及该旋涂玻璃上配置有一第二介电层，且该些导电插塞位在该第二介电层中。
5.如权利要求4所述的用以检查内连线的测试键，其中每一导电插塞的顶部比该导电插塞的其它部分宽，且该顶部的下表面形状是对该第二介电层进行选择性的各向同性蚀刻而获得。
6.如权利要求1所述的用以检查内连线的测试键，还包括至少二假图案，其分别位在该连续金属线两侧，且各自与该连续金属线之间有一距离。
7.如权利要求6所述的用以检查内连线的测试键，其中该距离等于该内连线结构中与该连续金属线同层的两相邻金属层的间距。
8.如权利要求6所述的用以检查内连线的测试键，其中该二假图案的材料与该连续金属线相同。
9.如权利要求1所述的用以检查内连线的测试键，其形成在一晶片的切割道上。
10.如权利要求1所述的用以检查内连线的测试键，其中该些导电插塞的材料包括铝。
11.一种用以检查内连线的测试键，包括依序排列且互相平行的第一、第二与第三连续金属线；多个导电插塞，位于该第一与第三连续金属线上，其中每一导电插塞的下端与该第一或第三连续金属线接触；以及一上金属层，位于该第一至第三连续金属线与该些导电插塞上方，且与每一导电插塞的上端接触，其中，该第二连续金属线的两端连接至不同的电压。
12.一种检查内连线的方法，其应用至一晶片上所形成的一内连线结构上，该内连线结构包括多个金属层与该些金属层上的多个第一插塞，且该方法包括在形成该些金属层的同时，于该晶片的切割道上形成一连续金属线；在形成该些第一插塞的同时，于该连续金属线上形成多个第二插塞，该些第二插塞与该连续金属线构成一测试键；以及在该连续金属线两端施加不同的电压，以测量其电致迁移特性，藉此判断该内连线的状况。
13.如权利要求12所述的检查内连线的方法，其中该电致迁移特性包括该连续金属线的电致迁移毁损时间。
14.如权利要求12所述的检查内连线的方法，其中在该些金属层与该连续金属线形成后，还有一旋涂玻璃形成在该些金属层之间及该连续金属线的两侧。
15.如权利要求14所述的检查内连线的方法，其中在该旋涂玻璃形成之前，还有一第一介电层形成在该些金属层与该连续金属线的表面上。
16.如权利要求14所述的检查内连线的方法，其中在该旋涂玻璃形成之后，还有一第二介电层形成在该些金属层、该连续金属线与该旋涂玻璃上，且该些第一第二插塞形成在该第二介电层中。
17.如权利要求16所述的检查内连线的方法，其中在该第二介电层中形成该些第一与第二插塞的方法包括在该第二介电层上形成一图案化掩模层，其具有多个介层洞图案；以该掩模层为掩模，对该第二介电层进行一各向同性蚀刻步骤，以在该第二介电层上形成多个凹洞；以该掩模层为掩模，对该第二介电层进行一各向异性蚀刻步骤，以在该第二介电层中形成多个介层洞；以及于该些介层洞与该些凹洞中填入一金属。
18.如权利要求17所述的检查内连线的方法，其中该第二介电层的材料包括氧化硅，且该各向同性蚀刻步骤使用缓冲氧化硅蚀刻剂来进行。
19.如权利要求12所述的检查内连线的方法，还包括在该晶片的该切割道上形成该连续金属线的同时，于该连续金属线的两侧形成至少二假图案，该二假图案各自与该连续金属线之间有一距离。
20.如权利要求19所述的检查内连线的方法，其中该距离等于该内连线结构中两相邻金属层的间距。
21.如权利要求12所述的检查内连线的方法，其中该些第一与第二插塞的材料包括铝。
22.一种检查内连线的方法，其应用至一晶片上所形成的一内连线结构上，该内连线结构包括多个下金属层、该些下金属层上的多个第一插塞及该些第一插塞上方的多个第一上金属层，且该方法包括在形成该些金属层的同时，于该晶片的切割道上形成依序排列且互相平行的第一、第二与第三连续金属线；在形成该些第一插塞的同时，于该第一与第三连续金属线上形成多个第二插塞；在形成该些第一上金属层的同时，于该第一至第三连续金属线及该些第二插塞的上方形成第二上金属层，其中该第一至第三连续金属线、该些第二插塞及与该第二上金属层构成一测试键；以及在该第二连续金属线两端施加不同的电压，以测量其电致迁移特性，藉此判断该内连线的状况。
全文摘要
一种用以检查内连线的测试键，包括一连续金属线及其上的多个导电插塞。其中，每一导电插塞的一端与连续金属线接触，且至少有一导电插塞的另一端不与任何导体连接。另外，连续金属线的两端连接至不同的电压。本发明还涉及检查内连线的方法。
文档编号H01L21/66GK1933144SQ200510099538
公开日2007年3月21日 申请日期2005年9月13日 优先权日2005年9月13日
发明者郑彦升, 王学文, 廖书筠, 简志颖, 吕欣育, 郑瑞煌 申请人:联华电子股份有限公司