专利名称：可节约测试成本的集成电路互连线电阻电容测试结构和测试方法
技术领域：
本发明涉及集成电路制造领域，尤其涉及互连线测试结构及相应测量方法。
背景技术：
随着集成电路集成的晶体管数目急剧增加，连接所述晶体管的互连线日益复杂， 使得互连线的RC延迟对集成电路性能的影响也逐渐扩大。因此有关测量互连线电阻电容 等电学性质的技术成为业界关注的重点。互连线电阻及电容的测试原理通常为将结构与互连线相似的互连线测试结构制 造于集成电路中，再在集成电路制造完成后，通过对互连线测试结构电阻电容的测量，最终 得到互连线的电阻电容。目前业界通常采用无源互连线测试结构来测量互连线的电阻和电容，但基于该测 试结构测量互连线电阻电容的方案，每次仅能测量单层互连线的电阻及电容，若测量多层 互连线的电阻和电容，则需大量测试结构，这将占用集成电路的很大面积，大幅度提高测量 成本。
发明内容
本发明提供互连线测试结构及相应测量方法，以节省测试结构在集成电路中占用 的面积，降低测量成本。本发明提供的互连线测试结构包括多个子测试结构，所述子测试结构包含由电阻 互连线和电容互连线构成的卡姆明德(comb meander)结构，且所述电阻互连线两端均连接 有子电阻测量端及测量开关，所述子电阻测量端及测量开关并联；其中各子测试结构位于 不同金属层；各子测试结构中，电阻互连线两端的测量开关分别连接至两个主电阻测量端， 以及各个位于奇数金属层的子测试结构的电容互连线连接至第一电容测量端，各个位于偶 数金属层的子测试结构的电容互连线连接至第二电容测量端。本发明提供了采用本发明中互连线测试结构测量多层互连线的层内电阻的方法， 包括步骤在待测量子测试结构的测量开关闭合的情况下，对两个主电阻测量端分别施加 数值不同的电压；基于子电阻测量端，测量待测量子测试结构的电阻互连线中的电流；由 所述电压的差值除以测量出的电流值，获得互连线的层内电阻值。本发明提供了采用本发明中互连线测试结构测量多层互连线的层内电容的方法， 包括步骤在待测量子测试结构的测量开关断开的情况下，在待测量子测试结构的子电阻 测量端施加第一电压；在待测量子测试结构中电容互连线连接的电容测量端施加第二电 压，其中第二电压与第一电压的电压值不相等；测量所述待测量子测试结构中子电阻测量 端，及所述电容互连线连接的电容测量端之间的电容值，作为互连线的层内电容值。本发明提供了采用本发明中互连线测试结构测量多层互连线的层间电容的方法， 包括步骤在待测量子测试结构及其相邻子测试结构的测量开关断开的情况下，对所述待测量子测试结构的子电阻测量端施加第三电压；对所述相邻子测试结构中电容互连线连接 的电容测量端施加第四电压，所述第三电压与第四电压的电压值不相等；测量所述子电阻 测量端及电容测量端之间的电容，作为该待测量子测试结构所属金属层与其相邻金属层中 的互连线层间电容。采用本发明实施例的一个互连线测试结构就能够实现对多层互连线电阻及电容 的测量，而现有技术中，若要测量多层互连线电阻及电容，则需要很多互连线测试结构，因 此与现有技术相比，采用本发明实施例提供的互连线测试结构测量，能够大大节省测试结 构在集成电路中占用的面积，因此极大的降低了测量成本。
图1为本发明实施例中子测试结构的结构示意图；图2为本发明实施例中测试结构的结构示意图；图3为本发明实施例提出的层内电阻测量方法流程图；图4为本发明实施例提出的互连线层内电容测量方法流程图；图5为本发明实施例提出的互连线层间电容测量方法流程图。
具体实施例方式针对背景技术提及的问题，本发明实施例提出下述互连线测试结构，以避免在采 用现有测试结构测量多层电阻电容时需要大量测试结构，占用大量集成电路面积，提高测 量成本的问题。图1为本发明实施例中子测试结构的结构示意图，图2为本发明实施例中测试结 构的结构示意图，结合图1及图2，本发明实施例提出的互连线测试结构包括多个子测试结构10，所述子测试结构10包含由电阻互连线11和电容互连线12构 成的comb meander结构，且所述电阻互连线11两端均连接有子电阻测量端13及测量开关 14，所述子电阻测量端13及测量开关14并联；其中各子测试结构10位于不同金属层15 ；各子测试结构10中，电阻互连线11两端的测量开关14分别连接至两个主电阻测 量端16，以及各个位于奇数金属层的子测试结构的电容互连线12连接至第一电容测量端17， 各个位于偶数金属层的子测试结构的电容互连线12连接至第二电容测量端18。根据本领域公知常识，金属层计数一般是从下至上计数，因此图1中金属层从下 至上分别为第一至第六金属层。上述测量端通常为pad，图2中画出有6个子测试结构的情况。采用上述一个互连 线测试结构就能够实现对多层互连线电阻及电容的测量，而现有技术中，若要测量多层互 连线电阻及电容，则需要很多互连线测试结构，因此与现有技术相比，采用本发明实施例提 供的互连线测试结构测量，能够大大节省测试结构在集成电路中占用的面积，因此极大的 降低了测量成本。可选的，各子测试结构10在其相邻金属层的投影与该相邻金属层中的子测试结 构完全重叠，这样制造过程较为简单，能够降低测试成本，提高测试成功率。
但为给各子测试结构10在相邻金属层提供拐角所需的空间，以及为便于对层间电容进行测量，因此较佳的，各子测试结构10在其相邻金属层的投影的上下边界，分别与 该相邻金属层的子测试结构的上下边界处于相同直线；以及所述投影相对于所述相邻金属 层的子测试结构，沿着上下边界所在直线有偏移，所述偏移的距离需使得所述投影中至少 有一条电容互连线的竖直线的投影，包含或包含于所述相邻金属层子测试结构中电阻互连 线的一条竖直线。如果各子测试结构10中电容互连线的线间距及线宽分别与电阻互连线的线间距 及线宽相等，则所述偏移的距离可以但不限于为线间距与线宽之和的N倍，N为自然数。下面以包括6个子测试结构的互连线测试结构为例，给出基于本发明实施例提出 的互连线测试结构，测量互连线层内电阻、层内电容及层间电容的方案。方案一，测量互连线层内电阻图3为本发明实施例提出的层内电阻测量方法流程图，结合该图，本发明实施例 提出的层内电阻测量方法包括步骤步骤al，在待测量子测试结构的测量开关闭合的情况下，对两个主电阻测量端分 别施加数值不同的电压；此时对于其它子测试结构，测量开关可以闭合，也可以断开。
步骤a2，基于子电阻测量端，测量待测量子测试结构的电阻互连线中的电流；步骤a3，由所述电压的差值除以测量出的电流值，获得互连线的层内电阻值。以测量第三金属层互连线层内电阻为例，具体测量过程可以为首先闭合第三金 属层子测试结构10的测量开关14，然后在两个主电阻测量端16施加数值不同的电压，例如 差值为V的两个电压，并测量出该子测试结构中子电阻测量端13之间的电流I，再用电压差 V除以电流I即为层内电阻值。通过上述方案，可以基于本发明实施例提出的互连线测试结构测量出各个金属层 中互连线的层内电阻，而且大大降低了测量成本。方案二、测量互连线层内电容图4为本发明实施例提出的互连线层内电容测量方法流程图，结合该图，该方法 包括步骤bl，在待测量子测试结构的测量开关断开的情况下，在待测量子测试结构的 子电阻测量端施加第一电压；步骤b2，在待测量子测试结构中电容互连线连接的电容测量端施加第二电压，其 中第二电压与第一电压的电压值不相等；步骤b3，测量所述待测量子测试结构中子电阻测量端，及所述电容互连线连接的 电容测量端之间的电容值，作为互连线的层内电容值。以测量第三金属层互连线层内电容值为例，该方法的具体实施过程可以但不限于 是首先断开第三金属层子测试结构10的测量开关14，并在该子测试结构10的任意一个 子电阻测量端13上施加第一电压，然后在第一电容测量端17上施加第二电压；再测量出施 加第一电压的子电阻测量端13及第一电容测量端17间的电容值，作为互连线的层内电容值。通过上述方法，基于本发明实施例提出的互连线测试结构，在能够测量出互连层 内电容值的情况下，大大降低了测量成本。
此外为降低其它金属层对测量结果的影响，可选的，可以断开所述待测量子测试 结构外其它子测试结构的测量开关；并在所述其它子测试结构的子电阻测量端施加第二电 压。可选的，还可以在另一个电容测量端上施加第一电压。其具体实施过程容易推出，此处 不再详细阐述。方案三、测量层间电容。
图5为本发明实施例提出的互连线层间电容测量方法流程图，结合该图，该方法 包括步骤Cl，在待测量子测试结构的测量开关断开的情况下，对所述待测量子测试结 构的子电阻测量端施加第三电压；步骤c2，对所述相邻子测试结构中电容互连线连接的电容测量端施加第四电压， 所述第三电压与第四电压的电压值不相等；步骤c3，测量所述子电阻测量端及电容测量端之间的电容，作为该待测量子测试 结构所属金属层与其相邻金属层中的互连线层间电容。结合图2，以测量第三金属层为例，该测量方案的实施过程可以但不限于为首先断开第三金属层中子测试结构10的测量开关14，并在该子测试结构10的任 意一个子电阻测量端13上施加第三电压，然后在第二电容测量端18上施加第四电压；再测 量出施加第三电压的子电阻测量端13及第二电容测量端18间的电容值，作为第三金属层 与第四金属层及第二金属层中互连线的层间电容值C3。类似的，为降低其它金属层对测量出的电容值C3的影响，可选的，可以断开第三金 属层外其它子测试结构的测量开关，将所述其它子测试结构10的子电阻测量端13接第四 电压；可选的，还可以将第一电容测量端17接第三电压。上述测量出的电容值C3为第三金属层与第四金属层的层间电容值C34，以及第三 金属层与第二金属层的层间电容值C32之和，为单独测量出C34和C32，本发明实施例提出可 以基于上述测量方法，分别依次测量出C1 C6，然后根据下述等式，计算出相邻两层的层间 电容。其中所述等式为C1 = C12 ；C2 = C12+C23 ；C3 = C23+C34 ；C4 = C34+C45 ；C5 = C45+C56C6 = C56 ；上述方法测量出相邻两层的层间电容，此外通过变换C1 C6的测量过程或测量端 位置等，可以计算出新的层间电容，然后可以通过对多个层间电容求平均值等方式，得到更 为精确的相邻两层金属层的层间电容，提高测量准确度。此外将本发明实施例提出的测试结构制作于集成电路的不同位置，还可以测得不 同位置的多层互连线各层的层内电阻、层内电容、各相邻层的层间电容等数据，通过应用这 些数据，可以分析制造过程中工艺变异引起的集成电路内部波动对电路性能的影响。另外 将上述测试结构制作于不同的晶圆上，测量得到的上述数据可以用于分析不同晶圆内由于 工艺变异引起的波动，若用这些数据进行建模技术研究，能够用于可制造性设计，提高设计可靠性。 显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围 之内，则本发明也意图包含这些改动和变型在内。
权利要求
一种互连线测试结构，其特征在于，包括多个子测试结构，所述子测试结构包含由电阻互连线和电容互连线构成的卡姆明德结构，且所述电阻互连线两端均连接有子电阻测量端及测量开关，所述子电阻测量端及测量开关并联；其中各子测试结构位于不同金属层；各子测试结构中，电阻互连线两端的测量开关分别连接至两个主电阻测量端，以及各个位于奇数金属层的子测试结构的电容互连线连接至第一电容测量端，各个位于偶数金属层的子测试结构的电容互连线连接至第二电容测量端。
2.如权利要求1所述的测试结构，其特征在于，各子测试结构在其相邻金属层的投影 与该相邻金属层中的子测试结构完全重叠。
3.如权利要求1所述的测试结构，其特征在于，各子测试结构在其相邻金属层的投影 的上下边界，分别与该相邻金属层的子测试结构的上下边界处于相同直线；以及所述投影相对于所述相邻金属层的子测试结构，沿着上下边界所在直线有偏移，所述 偏移的距离需使得所述投影中至少有一条电容互连线的竖直线的投影，包含或包含于所述 相邻金属层子测试结构中电阻互连线的一条竖直线。
4.如权利要求3所述的测试结构，其特征在于，电容互连线的线间距及线宽分别与电 阻互连线的线间距及线宽相等；以及所述偏移的距离等于电容互连线线间距与线宽之和的 N倍，N为自然数。
5.一种采用权利要求1 4中任一项权利要求所述的测试结构，测量多层互连线的层 内电阻的方法，其特征在于，包括在待测量子测试结构的测量开关闭合的情况下，对两个主电阻测量端分别施加数值不 同的电压；基于子电阻测量端，测量待测量子测试结构的电阻互连线中的电流；由所述电压的差值除以测量出的电流值，获得互连线的层内电阻值。
6.一种采用权利要求1 4中任一项权利要求所述的测试结构，测量多层互连线的层 内电容的方法，其特征在于，包括在待测量子测试结构的测量开关断开的情况下，在待测量子测试结构的子电阻测量端 施加第一电压；在待测量子测试结构中电容互连线连接的电容测量端施加第二电压，其中第二电压与 第一电压的电压值不相等；测量所述待测量子测试结构中子电阻测量端，及所述电容互连线连接的电容测量端之 间的电容值，作为互连线的层内电容值。
7.如权利要求6所述的方法，其特征在于，还包括断开所述待测量子测试结构外其它子测试结构的测量开关；在所述其它子测试结构的子电阻测量端施加第二电压。
8.如权利要求6所述的方法，其特征在于，还包括在另一个电容测量端上施加第一电 压的步骤。
9.一种采用权利要求1、2或4所述的测试结构，测量多层互连线的层间电容的方法，其 特征在于，包括在待测量子测试结构及其相邻子测试结构的测量开关断开的情况下，对所述待测量子 测试结构的子电阻测量端施加第三电压；对所述相邻子测试结构中电容互连线连接的电容测量端施加第四电压，所述第三电压 与第四电压的电压值不相等；测量所述子电阻测量端及电容测量端之间的电容，作为该待测量子测试结构所属金属 层与其相邻金属层中的互连线层间电容。
10.如权利要求9所述的方法，其特征在于，还包括分别测量出所述待测量子测试结构外其它各个子测试结构所属金属层与相邻金属层 中互连线的电容；根据测量得到的电容值等于对应子测试结构所属金属层与其上层相邻金属层中互连 线层间电容值，及其下层相邻金属层中互连线层间电容值之和的关系，计算出各个子测试 结构与上方或下方相邻金属层的层间电容。
全文摘要
本发明提供了互连线测试结构及相应测试方法，以降低测试成本，该结构包括多个子测试结构，所述子测试结构包含由电阻互连线和电容互连线构成的comb meander结构，且所述电阻互连线两端均连接有子电阻测量端及测量开关，所述子电阻测量端及测量开关并联；其中各子测试结构位于不同金属层；各子测试结构中，电阻互连线两端的测量开关分别连接至两个主电阻测量端，以及各个位于奇数金属层的子测试结构的电容互连线连接至第一电容测量端，各个位于偶数金属层的子测试结构的电容互连线连接至第二电容测量端。
文档编号G01R27/26GK101806838SQ200910056880
公开日2010年8月18日 申请日期2009年2月17日 优先权日2009年2月17日
发明者秦晓静, 程玉华 申请人:上海北京大学微电子研究院