专利名称：具有电感电容槽电路的集成电路及其操作方法
技术领域：
本发明涉及一种半导体电路的领域，且特别涉及包括电感电容槽电路的集成电路及其操作方法。
背景技术：
锁相回路(phase locked loops，PLLs)广泛地用于电子设计，例如无线电、电视接收器、视频装置、卫星广播以及仪器系统。锁相回路是具有电压控制振荡器(VCO)或电流控制振荡器(CCO)的一种电子电路，并且被持续地驱动到匹配输入信号的频率。对于低相位噪声性能而言，会使用电感电容(LC)类型的电压控制振荡器(LCVCO or LC-tank VCO)。 本质上，电感-电容类型电压控制振荡器具有小频率调整范围。为了对抗程序变异以及覆盖大范围频率操作，需要一系列的电容存储处以增加调整范围及频率覆盖范围。然而，来自连接电容存储处的互连电线的寄生电容降低调整范围以及总频率覆盖范围，所以需要被最小化。然而，最小化互连电容造成增加寄生电阻，因而增加电感电容槽电压控制振荡器的损失。因此，电容电感电压控制振荡器需要选择理想的互连电线宽度以确保电容-电感电压控制振荡器有足够的频率覆盖范围以及调整范围，并且同时没有过度损失导致电感-电容电压控制振荡器无法振荡。一旦寄生电容被设计固定，设计者仅能根据来自spice模型的最坏状况互连电阻变异规格预算某些量的设计保护频宽。假如实际的硅互连电阻移位到超过最坏情况变异规格，电感电容电压控制振荡器将无法振荡。同样地，电感电容电压控制振荡器有源装置，正常来说是一对交错耦合N沟道金属氧化物半导体(NMOQ装置或一对交错耦合P沟道金属氧化物半导体(PM0Q装置，带有会降低电感电容电压控制振荡器频率覆盖与调整范围的寄生电容，因此需要减少寄生电容。控制有源装置的增益以补偿来自寄生电阻的电感电容电压控制振荡器的损失。因此，一方面使得有源装置足够大到有足够的增益， 但是另一方面必须使得有源装置足够小以最小化寄生电容。再者，需要选择理想点(有源装置尺寸)。假如实际硅中的有源装置的增益远小于最坏情况Spice模型规格，电感电容电压控制振荡器将无法振荡。传统上，锁相回路电路包括环型电压或电流控制振荡器或电感-电容电压控制振荡器(LCVCO)，其调整电路频率接近想要的频率。传统电感电容电压控制振荡器有一个电感电容槽。电感电容槽符合程序变异，例如寄生互连电阻的变异。为了有足够的电感电容槽品质因素使得电感电槽振荡，添加一对交错耦合NMOS或PMOS装置以提供足够增益给电感电容电压控制振荡器。因此，电感电容电压控制振荡器也符合晶体管的增益变异。变异会影响传统电感电容电压控制振荡器的输出振幅与频率。可能发生的最遭情况是电感电容电压控制振荡器不能振荡。已经有多种方式被提出来对抗冲击到电感电容电压控制振荡器性能与功能的程序变异。其中一个是通过增加电感电容槽的互连金属线的宽度降低电感电容槽的寄生互连电阻。然而，增加互连金属线的宽度也增加不想要的电感电容槽的寄生电容。不想要的寄生电容降低电感电容电压控制振荡器频率覆盖范围以及调整范围。此外，这种方式并不足以担保电感电容槽振荡在更宽于特定spice模型程序变异及/或电压/温度变异。其他方式仅增加耦接电感电容槽的交错耦合晶体管的增益。可发现到假如互连电阻以及交错耦合的晶体管的硅变异劣于程序变异规格的硅变异时，电感电容电压控制振荡器可能仍然无法振荡。也可发现到电感电容电压控制振荡器的输出信号的共模电压可能移位并且负面影响接收输出信号的接收器的电路操作以及降低电感电容电压控制振荡器自身的操作空间。在另一种方式，手动调整流经交错耦合的晶体管的尾电流以便于增加交错耦合的晶体管的增益。然而，尾电流的手动调整是有限且离散的。此外，假如目前总尾电流不够时，尾电流的手动调整可能无法适当地补偿来自过量的互连电阻变异的电感电容电压控制振荡器的损失。基于上述，包括具有自动损失补偿机制的电感电流槽的集成电路及其操作方法是有需要的。
发明内容
有鉴于此，本发明提供一种集成电路，包括一电感电容槽电路，该电感电容槽电路用于输出具有一峰值电压的一输出信号，该峰值电压实质上地等于一振幅加上一直流电压值；以及一回授回路，耦接该电感电容槽电路，其中该回授回路用于决定该输出信号的该峰值电压是否落在一第一电压状态与一第二电压状态之间的一范围内用以调整该输出信号的该振幅。本发明还提供一种调整一输出信号的一振幅的方法，该信号来自于一电感电容槽电路，该方法包括在该电感电容槽电路的一输出端检测该输出信号的一峰值电压，其中该峰值电压实质上地等于一振幅加上一直流电压值；以及判断该输出信号的该峰值电压落入一第一电压状态以及一第二电压状态之间的一范围用以调整该输出信号的该振幅。本公开的实施例指向包括电容电感的集成电路及其操作集成电路的方法。通过决定输出自电感电容槽电路的输出信号的峰值电压，回授电路可自动地调整LCVCO交错耦合装置的增益以便于调整输出信号的振幅。通过调整LCVCO交错耦合装置的增益，电感电容槽损失可被适切地补偿。以下是描述关于集成电路及其操作方法的范例的实施例，而不是限制公开的范围。为使本发明的上述目的、特征和优点能更明显易懂，下文特举实施例，并配合附图，详细说明如下。
图1为一概略示意图说明包含电容-电感槽电路的范例的集成电路；图2为一概略示意图说明包含电容-电感槽电路的另一范例的集成电路；以及图3为一概略示意图说明配置于基板上包括范例的集成电路的系统。其中，附图标记说明如下100 集成电路；110 电感电容槽电路；111 输出信号；120 回授回路；121 回授输出信号；130 单元；
200 集成电路；210 电感电容槽电路；
210a 输出端；211 输出信号；
213a,213b 交错耦合晶体管； 215 电流控制开关；220 回授回路；
221 回授输出信号； 230 峰值检测器； 230a 峰值检测器输出端；231 峰值检测器输出信号 233 晶体管；2；35 电容器；
237 晶体管；240 充电帮浦电路；
240a 帮浦输出端； 243a、M;3b 比较器；
247a、247b 电流源； 253 电容器；
245a,245b 晶体管； 250 电流控制开关； 260 电压控制电阻器 265 晶体管； 300 系统； 302 集成电路；
263 晶体管；
301 基板； 305 凸块；
具体实施例方式可了解到，以下公开提供许多不同实施例或范例，用于实施不同公开的特征。特定范例的要素与排列描述如下以简化本公开。当然，仅是范例而不是限制。此外，在各种范例中本公开可能重复参考数字及/或字母。重复是为了简化及清楚的目的而不是阐述各种实施例之间的关系及/或组态。另外，本公开中特征在另一特征上，特征连接到，及/或耦接到另一特征上的形式紧接着可能包括形成特征直接接触的实施例，并且可能也包括形成额外特征插入特征的实施例，以至于特征可能不是直接接触。此外，空间相对的术语，举例来说，“较低”、“较高”、“水平的”、“垂直的”、“在...之上”、“在...之下”、“上”、“下”、“顶”、 “底”等等以及其衍申字(例如水平地、向下地、向上地等等)用于本公开的案例的一个特征相关另一特征。空间相关的术语是要覆盖具有特征的装置的不同方向。图1为一概略示意图说明包含电容电感(LC)槽电路的范例的集成电路。在图1， 集成电路100可包括耦接回授回路120的电感电容(LC)槽电路110。电感电容槽电路110 能输出具有峰值电压的输出信号111。峰值电压实质上地等于振幅加上直流(DC)电压值。 回授回路120能决定是否输出信号111的峰值电压落在第一电压状态与第二电压状态之间的范围。根据此决定回授回路120可能输出信号121用于调整输出信号111的振幅。图2为一概略示意图说明包含电容电感(LC)槽电路的另一范例的集成电路。图2 中相同于图1的项目以同样的参考数字指示，以100递增。在图2集成电路200可包括耦接回授回路200的电感电容(LC)槽电路210。于一些实施例中，集成电路200可称为电感电容电压控制振荡器(LCVCO)电路。在一些实施例中，电感电容槽电路210可具有至少一输出端，例如输出端210a。电感电容槽电路210能输出一个输出信号211。举例来说，输出信号211可以是带有峰值电压的正弦波信号，其实质上地等于直流电压电平加上振幅。在一些实施例中，电感电容槽电路 210可包括至少一电感以及至少一可调整电容(未标示)。电感电容槽电路210可具有至少一个节点(未标示)节点可接收电压，例如Vstl-Vs4，用于调整电感电容槽电路的容值用以提供想要的谐振频率。可注意到电感电容槽电路210的节点、电感及或电容数目及/或配置仅仅是范例。本公开的范围并不限于此。参考图2，集成电路200可包括耦接电感电容槽电路210的交错耦合晶体管213a 与213b，例如NMOS晶体管。交错耦合晶体管213a与21 可耦接到开关215。开关215可能是可控制的，用于调整流经交错耦合晶体管213a与21 的总尾电流的至少一部分。在一些实施例中，开关215可以是偏压的晶体管，例如偏压的NMOS晶体管。在其他的实施例中，开关215可称为电流源。晶体管的栅极可耦接带隙参考电压控制器(未显示)。带隙参考电压控制器能提供偏压Vnbias用于调整流经交错耦合晶体管213a与21 的总尾电流的一部分。通过调整总尾电流的至少一部分，交错耦合晶体管213a与21 可提供想要的增益补偿电感电容槽损失以便于在输出端210a输出振荡信号211。可注意到交错耦合晶体管 213a-213b与开关215的数字及/或类型仅仅是范例。本公开的范围并不限于此。参考图2，集成电路200可包括耦接电感电容槽电路210的输出端210a的回授回路220。回授回路220能决定是否输出信号211的峰值电压落到电压状态V1与另一电压状态V2之间的范围用以调整输出信号211的振幅。根据回授回路220的决定，回授回路220 可能输出一个信号221用以调整总尾电流的至少一部分。通过调整总尾电流的至少一部分，电感电容槽电路210的损失以及在输出端210a的输出信号211的振荡振幅可适切地被调整。举例来说，回授回路220可包括耦接至少一比较器，例如比较器与对北的峰值检测器230。比较器对3￡1及对北可与充电帮浦(pump)电路240耦接。于一些实施例中，峰值检测器230可包括晶体管233，例如耦接电容器235的NMOS晶体管。晶体管233的栅极可耦接电感电容槽电路210的输出端210a。峰值检测230的输出端230a可配置于晶体管与电容器235之间。注意到，峰值检测器230可检测输出信号211的峰值电压。峰值检测器230可输出对应振幅加上输出信号211的DC电压电平的一个信号231。振幅加上 DC电压电平也表示为峰值电压。于一些实施例中，信号231可能运送实质上等于输出信号 211的峰值电压的一个电压状态。信号231可输出到比较器与对北然后到充电帮浦电路M0。在一些实施例中，峰值检测器230可选择性地包括其他晶体管237，例如NMOS晶体管。晶体管237的栅极可耦接偏压Vb。偏压Vb可能稍微调整晶体管用以提供放电路径以至于累积在电容器235的电荷因为来自晶体管的晶体管泄漏可适切地释放。注意到峰值检测器230的晶体管233、237以及电容器235的类型及/或配置仅仅是范例。公开的范围并不限制于此。比较器与对北可耦接峰值检测器230的输出端230a，接收信号231。峰值检测器230可检测输出信号211的峰值电压。比较器与对北以及充电帮浦电路240 可决定是否输出信号211的峰值电压落入电压状态V1与V2之间的范围。假如输出信号211 的峰值电压落入这个范围，回授回路220可免于输出用于调整输出信号211的振幅的信号。 假如输出信号211的峰值电压跳出这个范围，回授回路220可输出用于调整输出信号211 的振幅的信号。参考图2，充电帮浦电路240可包括晶体管Mfe_245b、电流源M7a_247b，以及电容253。晶体管Mfe与对恥，例如PMOS晶体管与NMOS晶体管分别耦接比较器与对北。电流源可配置于晶体管Mfe与电压源，例如VDD之间。电流源M7b可配置于晶体管Mfe与另一电压源，例如VSS之间。充电帮浦电路MO的输出端MOa可配置于晶体管24^1与对釙之间。在一些实施例中，集成电路200包括另一开关250，例如耦接交错耦合晶体管 213a-213b的偏压NMOS晶体管。于一些实施例中，开关250可称为电流源。开关250可耦接充电帮浦电路MO的输出端MOa。开关250可耦接交错耦合晶体管213a-213b，以及与开关253平行。开关250可耦接充电帮浦电容器253。在一些实施例中，使用晶体管，电容器253可耦接到开关250的栅极。如所提，信号231可载送实质上等于输出信号211的峰值电压的电压状态。比较器可比较输出信号211的峰值电压与电压状态\。比较器对北可比较输出信号211 的峰值电压与电压状态V2。在一些实施例中，使用1.8-VVDD电源，输出信号211的共模电压可以大约0.9V。电压状态乂工可以是大约1.2V且电压状态V2可以是大约1.6V。注意到上述电压状态仅仅是范例。他们可以根据电源以及想要的振荡振幅作变更。在一些实施例中，假如输出信号211的峰值电压介于电压状态V1与V2之间，例如 1. 2V与1. 6V，比较器与对北可输出信号分别截止晶体管Mfe与对恥。截止晶体管 245a与对恥实质上可绝缘输出端MOa与电源VDD与VSS。充电帮浦电路240可免于输出控制开关250的信号。开关250可被存储在电容器253的电压所控制。充电帮浦电路240 可免于调整输出信号211的振幅。在其他实施例中，假如输出信号211的峰值电压类似于电压状态V1，例如1. 2V，比较器可输出一个信号去导通晶体管245a，并且比较器对北可输出另一个信号去截止晶体管对恥。导通晶体管Mfe可经由电流源耦合输出端MOa与电源VDD。输出端 MOa可输出一个信号221，例如电压信号，到开关250的栅极。信号221可拉升在开关250 的栅极以及电容253的电压状态。信号221可适切地导通并且增加开关250的栅极偏压以便于增加总尾电流以及流经交错耦合晶体管213a-213b的电流。通过增加总尾电流，交错耦合晶体管的增益可被增加以至于在输出端210a的输出信号211的振幅可适切地增加。在其他实施例中，假如输出信号211的峰值电压大于电压状态V2，例如1. 6V，比较器可输出一个信号截止晶体管245a，并且比较器对北可输出另一信号去导通晶体管 M5b。导通晶体管M5b可经由电流源M7b耦接输出端MOa与电源VSS。输出端MOa可输出信号221，例如电压信号到开关250的栅极以及电容器253。信号221可下拉在开关 250的栅极与电容器253的电压状态。信号221可适切地截止或增加开关250的栅极偏压， 降低总尾电流以及流经交错耦合晶体管213a-213b的电流。通过降低总尾电流，在输出端 210a的输出信号211的振幅可适切地降低。注意到上述关于图2的回授回路220可耦接到电感电容槽电路210的输出端 210a。在其他实施例中，电感电容槽电路210可以有相反于输出端210a的其他输出端(未显示)。回授回路220可耦接输出端。在这个实施例中，这类型的晶体管，电压状态V1与V2 的值，电源VDD的值，及/或回授回路220的组件的配置可能变更。该领域中普通技术人员可了解到参考关于图2的上述实施例如何变更回授回路。以下描述关于调整输出信号211的共模电压的实施例。再次参考图2，集成电路200可包括耦接电感电容槽电路以及电源VDD的电阻器礼。电阻器R1可用于调整输出信号 211的共模电压。在一些实施例中，集成电路可包括耦接电源VDD以及平行电阻器礼的电压控制电阻器沈0。集成电路200可包括晶体管263与沈5，如PMOS晶体管与NMOS晶体管， 分别互相耦接。晶体管沈3的栅极与源极可耦接电压控制电阻沈0。晶体管沈5的栅极可耦接充电帮浦电路MO的输出端MOa。在一些实施例中，集成电路200可选择性地包括串联电压控制电阻器沈0的另一电阻器R2。以下是描述关于调整输出信号211的共模电压的方法。如所提，假如输出信号211 的峰值电压相似于电压状态V1例如1.2V，流经交错耦合晶体管213a-2i;3b的总尾电流可增加。流经晶体管263与沈5的电流也增加。流经电压控制电阻器沈0的电流也增加。电流的增加可减少电压控制电阻器260的电阻减少。电阻器R1与&以及电压控制电阻器260 的等效电阻可减少。减少的等效电阻可适切地调整在电感电容槽电路210的输出端点210a 的输出信号211共模电压。在一些实施例中，使用1.8-V VDD电源，输出信号211的共模电压可增加到例如0. 9V。假如输出信号211的峰值电压大于电压状态V2，例如1.6V，流经交错耦合晶体管 213a-213b的总尾电流可减少。流经晶体管沈3与沈5的电流也降低。流经电压控制电阻器沈0的电流可能也降低。电流的降低可增加电压控制电阻器沈0的电阻。电阻器R1与 R2以及电压控制电阻器沈0的等效电阻可增加。增加的等效电阻可适切地调整在电感电容槽电路210的输出信号211的共模电压。在一些实施例中，使用1.8-V VDD电源，输出信号 211的共模电压可降低到例如0. 9V。根据上述，输出信号211的共模电压可通过调整电压控制电阻器而调整。图3为一概略示意图说明配置于基板上包括范例的集成电路的系统。在图3中， 系统300可包括设置于基板301的集成电路302。基板301可包括印刷电路板(PCB)、印刷线路板及/或其他可承载集成电路的承载物。集成电路302可包括电感电容槽电路以及类似于上述关于图1与图2的集成电路100或200。集成电路302可电耦接基板301。在一些实施例中，集成电路302可经由凸块(bump)305电耦接基板。在其他实施例中，集成电路 302可经由打线接合(wiring bonding)电耦接基板301。系统300可以是电子系统的一部分，例如计算机、无线通信装置、计算机相关周边、娱乐装置或其类似装置。在一些实施例中，包括集成电路302的系统300可提供整体系统在一个IC之中， 所谓的系统芯片(SOC)或系统集成电路(SOIC)装置。举例来说，这些系统芯片装置可提供需要实施无线电系统、电视、视频装置、卫星广播系统、仪器系统、手机、个人数字助理 (PDA)、数字VCR、数字动态摄影(camcorder)、数字摄影机、MP3播放器或类似装置的所有电路在一单一集成电路中。根据上述，第一实施例提供集成电路。集成电路包括耦接回授回路的电感-电容 (LC)槽电路。LC槽电路用于输出具有峰值电压的输出信号，峰值电压实质上等于振幅加上直流电压值。回授电路可以决定是否输出信号的峰值电压落入第一电压状态与第二电压状态的范围内用于调整输出信号的振幅。在一个实施例中，提供调整来自电感-电容槽电路的输出信号的振幅的方法。方法包括检测在电感电容槽电路的输出端的输出信号的峰值电压。决定输出信号的峰值电压是否落入第一电压状态与第二电压状态的范围之间用以调整输出信号的振幅。
最后，本发明所属技术领域中的普通技术人员，在不脱离本发明随附的权利要求的精神下，可以本发明所公开的概念及实施例为基础，轻易地设计及修改其他用以达成与本发明目标相同的架构。
权利要求
1.一种集成电路，包括一电感电容槽电路，该电感电容槽电路用于输出具有一峰值电压的一输出信号，该峰值电压实质上地等于一振幅加上一直流电压值；以及一回授回路，耦接该电感电容槽电路，其中该回授回路用于决定该输出信号的该峰值电压是否落在一第一电压状态与一第二电压状态之间的一范围内用以调整该输出信号的该振幅。
2.如权利要求1所述的集成电路，其中假如该输出信号的该峰值电压落入该范围，该回授回路免于输出用于调整该输出信号的该振幅的一回授信号；以及假如该输出信号的该峰值电压超出该范围，该回授回路输出该回授信号用以调整该输出信号的该振幅。
3.如权利要求2所述的集成电路，其中假如该输出信号的该峰值电压超出该范围，该回授回路输出该回授信号用以调整该输出信号的该振幅包括假如该输出信号的该峰值电压小于该第一电压状态，该回授回路用于增加该输出信号的该振幅；以及假如该输出信号的该峰值电压大于该第二电压状态，该回授回路用于减少该输出信号的该振幅。
4.如权利要求1所述的集成电路，其中该回授回路包括 一峰值检测器，耦接该电感电容槽电路；至少一比较器，耦接该峰值检测器；以及一充电帮浦电路，耦接所述至少一比较器。
5.如权利要求4所述的集成电路，还包括一电阻器，耦接该电感电容槽电路，其中该电阻用于调整该输出信号的一共模电压； 一电压控制电阻器，耦接该电感电容槽电路，其中该电压控制电阻器并联该电阻器；以及一第三开关，耦接该电压控制电阻器，其中该第三开关耦接该充电帮浦电路。
6.如权利要求5所述的集成电路，其中该电压控制电阻器是可调整的，用于调整该输出信号的该共模电压。
7.如权利要求4所述的集成电路，还包括 一交错耦合晶体管，耦接该电感电容槽电路； 一第一开关，耦接该交错耦合晶体管；以及一第二开关，耦接该交错耦合晶体管以及该充电帮浦电路。
8.如权利要求4所述的集成电路，其中该峰值检测器包括一第一晶体管，其中该第一第晶体的一栅极耦接该电感电容槽电路；以及一电容器，耦接该第一晶体管，其中该峰值检测器的一输出端介于该第一晶体管与该电容器之间，并且耦接所述至少一比较器。
9.如权利要求8所述的集成电路，其中所述至少一比较器包括一第一比较器，耦接该峰值检测器的该输出端，其中该第一比较器用于比较该输出信号的该峰值电压及该第一电压状态；以及一第二比较器，耦接该峰值检测器的该输出端，其中该第二比较器用于比较该输出信号的该峰值电压及该第二电压状态。
10.如权利要求7所述的集成电路，其中该充电帮浦电路包括一第二晶体管，耦接该第一比较器；一第一电流源，耦接于该第二晶体管以及一第一电压源之间； 一第三晶体管，耦接该第二比较器，其中该充电帮浦电路的一输出端介于该第二晶体管与该第三晶体管之间，并且该充电帮浦电路的该输出端耦接该第二开关；以及一第二电流源，耦接该第三晶体管以及一第二电压源。
11.一种调整一输出信号的一振幅的方法，该信号来自于一电感电容槽电路，该方法包括在该电感电容槽电路的一输出端检测该输出信号的一峰值电压，其中该峰值电压实质上地等于一振幅加上一直流电压值；以及判断该输出信号的该峰值电压落入一第一电压状态以及一第二电压状态之间的一范围用以调整该输出信号的该振幅。
12.如权利要求11所述的调整一输出信号的一振幅的方法，其中判断该输出信号的该峰值电压落入一第一电压状态以及一第二电压状态之间的一范围用以调整该输出信号的该振幅包括假如该输出信号的该峰值电压落入该范围，该输出信号的该振幅不调整；以及假如该输出信号的该峰值电压超出该范围，调整流经该电感电容槽电路的一尾电流用以调整该输出信号的该振幅。
13.如权利要求12所述的调整一输出信号的一振幅的方法，其中假如该输出信号的该峰值电压超出该范围，调整流经该电感电容槽电路的一尾电流用以调整该输出信号的该振幅包括假如该输出信号的该峰值电压小于该第一电压状态，调整该尾电流用以增加该输出信号的该振幅；以及假如该输出信号的该峰值电压大于该第二电压状态，调整该尾电流用以减少该输出信号的该振幅。
14.如权利要求11所述的调整一输出信号的一振幅的方法，还包括调整耦接该电感电容槽电路的一电压控制电阻器的一电阻值用以调整该输出信号的一共模电压。
全文摘要
本发明提供一种集成电路及其操作方法。集成电路包括耦接回授回路的电感电容(LC)槽电路。电感电容槽电路用于输出具有一峰值电压的一输出信号，峰值电压实质上地等于一振幅加上一直流(DC)电压值。回授回路用于决定该输出信号的该峰值电压是否落在一第一电压状态与一第二电压状态之间的一范围内用以调整该输出信号的该振幅。通过调整LCVCO交错耦合装置的增益，电感电容槽损失可被适切地补偿。
文档编号H03L7/00GK102163968SQ20101022142
公开日2011年8月24日 申请日期2010年6月30日 优先权日2010年2月17日
发明者普强荣, 林志昌, 薛福隆, 陈建宏 申请人:台湾积体电路制造股份有限公司