集成电路的电容的制作方法
【技术领域】
[0001]本发明是有关于一种电容的结构，且特别是有关于一种集成电路的电容的结构。
【背景技术】
[0002]随着半导体技术的进步，集成电路已成为电子装置中重要的组件。其中，在集成电路中配置内嵌的电容，常是晶体电路中的重要构件。然而，要在集成电路中配置具有足够大电容值的电容，经常耗去集成电路很大的布局面积，也因此，在集成电路的成本的考虑下，如何在集成电路中建构一个具有足够大电容值的内嵌电容成为该领域设计者所重视的一个课题。
【发明内容】
[0003]本发明提供一种本发明提供一种集成电路的电容，利用有限的面积来提供更大电容值。
[0004]本发明提供的集成电路的电容包括基底层、第一电容以及第二电容，第一电容配置在基底层中。第二电容配置在第一电容上并至少部份覆盖第一电容。其中，第一电容的第一电极耦接至第二电容的第一电极，且第一电容的第二电极耦接至第二电容的第二电极。
[0005]基于上述，本发明通过在集成电路中，利用不同的材质来在基底层的同一垂直延伸的方向上进行多个电容的布局，并通过将这些电容进行并连，以有效的在固定的区域中，可以提供足够大电容值的电容。如此一来，集成电路中的内嵌电容可以不会占去过大的布局面积而影响成本。
[0006]为让本发明之上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0007]图1绘示本发明一实施例的集成电路的电容的示意图。
[0008]图2绘示图1所示的集成电路的电容的等效电路图。
[0009]图3绘示本发明另一实施例的集成电路的电容的等效电路图。
[0010]图4A以及4B分别绘示本发明另一实施例的集成电路的电容的上视图及剖面图。
[0011]图5绘示本发明再一实施例的晶体管电容的一实施方式。
[0012]图6A以及图6B分别绘示本发明再一实施例的集成电路的电容的剖面图以及等效电路图。
[0013]其中，附图标记说明如下:
[0014]100、300、600:集成电路的电容
[0015]110、510、710:基底层
[0016]120、320、620、720:第一电容
[0017]130、330、630、730:第二电容
[0018]E11、E21:第一电极
[0019]E12、E22:第二电极
[0020]Tl?TN:晶体管
[0021]S:源极
[0022]D:漏极
[0023]G:闸极
[0024]C1、C2:接触窗
[0025]A-A’:线段
[0026]Mll?M36:金属图案
[0027]500:晶体管电容
[0028]520,530:井区
[0029]541、542:参杂区
[0030]550:多晶娃层
【具体实施方式】
[0031]请参照图1，图1绘示本发明一实施例的集成电路的电容的示意图。集成电路的电容100包括基底层110、第一电容120以及第二电容130。第一电容120配置在基底层110中，第二电容130则配置在第一电容120上。并且，第二电容130至少部份覆盖第一电容120。此外，请同步参照图2绘示的图1所示的集成电路的电容的等效电路图。其中，第一电容120具有第一电极Ell以及第二电极E12，而第二电容120则具有第一电极E21以及第二电极E22。并且，第一电容120的第一电极Ell耦接至第二电容130的第一电极E21，且第一电容120的第二电极E12耦接至第二电容130的第二电极E22。
[0032]值得注意的是，在图1中，第二电容130可以完全或是部份的覆盖第一电容120的上表面。重点是，第一电容120与第二电容130是相互重迭于基底层110上的,如此一来，第二电容130的布局不用通过多余的集成电路的区域来进行，可有效节省布局空间。再者，第一电容120以及第二电容130是相互并连耦接的，因此，电容100所提供的电容值可以有效的增大。
[0033]另外，在本实施例中，第一电容120并不限定其材质。第一电容120可以利用半导体制程中可形成电容的各种材质来建构，例如，晶体管电容、接面电容(junct1ncapacitor)或是金属-绝缘层_金属(MIM)电容。
[0034]以下请参照图3，图3绘示本发明另一实施例的集成电路的电容的等效电路图。在本实施例中，集成电路的电容300包括相互并连的第一电容320以及第二电容330。其中，第一电容320是由晶体管Tl所构成的晶体管电容。其中，晶体管Tl的源极S以及漏极D相互稱接已成为第一电容320的第一电极Ell,而晶体管Tl的闸极G则成为第一电容320的第二电极E12。
[0035]关于图3的集成电路的电容300的结构，请参照图4A以及4B，图4A以及4B分别绘示图3的集成电路的电容的上视图及剖面图。在图4A中，第二电容330由金属图样331以及332交错布局而成，其中的金属图样331形成第二电容330的第一电极E21，而金属图样332则形成第二电容330的第二电极E22。
[0036]第二电容330的第一电极E21以及第二电容330的第二电极E22覆盖在第一电容320上。而第二电容330的第一电极E21可通过多数个接触窗(contact window) Cl来与第一电容320的第一电极相耦接，而第二电容330的第二电极E22则可通过多数个接触窗C2来与第一电容320的第二电极相耦接。
[0037]图4B绘示依据图4A的线段A_A’的集成电路的电容300的剖面图。其中，第二电容330包括由分布于不同金属层的多个金属图案Ml I?M36所构成。其中，金属图案Ml I?M15分布在最顶层的金属层中，金属图案M21?M26则分布在第二金属层,金属图案M31?M36则分布在最底的金属层中。在本实施例中,相同金属层中的相邻的金属图案是相互物理性隔离的，并且，在金属图案Mll?M15中，金属图案M11、M13、M15相互耦接以形成第二电容330的第一电极，而金属图案M12及M14相互耦接以形成第二电容330的第二电极。另夕卜，在金属图案M21?M26中，金属图案M21、M23、M15相互耦接以形成第二电容330的第二电极，而金属图案M22、M24、M26相互耦接以形成第二电容330的第一电极。并且，在金属图案M31?M36中，金属图案M31、M33、M35相互耦接以形成第二电容330的第一电极，而金属图案M32、M34、M36相互耦接以形成第二电容330的第二电极。第二电容330为金属-绝缘层-金属(MM)电容。
[0038]附带一提的，在图4B中的多个金属层中间包括多个绝缘层，并用以隔离各金属层。
[0039]当然，图3实施例的第一电容320利用晶体管电容来建构仅只是一个范例，不用以限缩本发明的范畴。第一电容320也可以利用其他半导体制程中所提供的材质来形成。
[0040]接着请参照图5，图5绘示本发明实施例的晶体管电容的一实施方式。晶体管电容500包括基底层510、第一井区520、第二井区530、参杂区541及542以及多晶硅层550。第一井区520形成在基底层510，第二井区530形成在第一井区520中，参杂区541、542则形成在第二井区530的两个不同的区域中以分别形成晶体管的漏极以及源极。多晶硅层550覆盖在参杂区541以及542间的区域中以形成晶体管的闸极。
[0041 ] 参杂区541、542相互连接以成为晶体管电容500的第一电极El I，多晶硅层550则为晶体管电容500的第二电极E12。在本实施方式中，晶体管电容500的第一电极Ell以及第二电极E12可以任意的被连接到不同的电压准位上。
[0042]在本实施方式中，其中，基底层510可以为P型基底层，第一井区520可以为N型井区，第二井区530可以为P型井区，参杂区541、542则可以为N型参杂区。
[0043]请注意，图5的晶体管电容仅只是一个范例，本发明的第一电容并不限于利用此种晶体管电容来实施。
[0044]请参照图6A以及图6B，图6A以及图6B分别绘示本发明再一实施例的集成电路的电容的剖面图以及等效电路图。在图6A以及图6B中，集成电路的电容600的第一电容620可以利用多个并连的晶体管Tl?TN所构成的晶体管电容来实施。其中，晶体管Tl?TN的闸极相互连接以形成第一电容620的第二电极，晶体管Tl?TN的源极以及漏极相互连接以形成第一电容620的第一电极,并通过第一电极及第二电极与第二电容630并连。
[0045]综上所述，本发明利用在集成电路相同垂直方向的区域中，利用堆栈的方式形成多个相互并连的电容，有效的在有限的区域内，提升集成电路内电容的电容值。如此一来，可降低集成电路的电容所占的布局面积，有效降低产品的成本。
【主权项】
1.一种集成电路的电容，其特征在于，包括: 基底层； 第一电容，配置在该基底层中；以及 第二电容，配置在该第一电容上并至少部份覆盖该第一电容， 其中该第一电容的第一电极耦接至该第二电容的第一电极，且该第一电容的第二电极耦接至该第二电容的第二电极。
2.根据权利要求1的集成电路的电容，其中该第一电容为一晶体管电容，该晶体管电容包括一晶体管，该晶体管具有源极、漏极以与门极，该晶体管的源极以及漏极相互耦接并成为该第一电容的第一电极，该晶体管的闸极则为该第一电容的第二电极。
3.根据权利要求2的集成电路的电容，其中该晶体管包括: 弟一井区，形成在该基底层中； 第二井区，形成在该第一井区中； 第一参杂区，形成在该第二井区中； 第二参杂区，形成在该第二井区中；以及 多晶硅层，覆盖在该第一参杂区以及该第二参杂区间的区域中； 其中，该第一参杂区形成该晶体管的源极，该第二参杂区形成该晶体管的漏极，该多晶硅层形成该晶体管的闸极。
4.根据权利要求3的集成电路的电容，其中该基底层为P型基底层，该第一井区为N型井区，该第二井区为P型井区，该第一及该第二参杂区为N型参杂区。
5.根据权利要求1的集成电路的电容，其中该第一电容为一晶体管电容，该晶体管电容包括多数个晶体管，各该晶体管具有源极、漏极以与闸极，该些晶体管的源极以及漏极相互耦接以形成该第一电容的第一电极，该些晶体管的闸极相互耦接以形成该第一电容的第二电极。
6.根据权利要求1的集成电路的电容，其中该第二电容为金属-绝缘层-金属电容。
7.根据权利要求6的集成电路的电容，其中该第二电容包括: 多数个金属层，各该金属层具有多数个金属图案，该些金属图案的多数个第一部份金属图案相互耦接以形成该第二电容的第一电极，该金属图案的多数个第二部份金属图案相互耦接以形成该第二电容的第一电极。
8.根据权利要求7的集成电路的电容，其中该第二电容还包括: 多数个绝缘层，各该绝缘层配置在该些金属层中相邻的二金属层间。
9.根据权利要求7的集成电路的电容，其中各该金属层中的相邻的金属图案彼此相互物理性隔离。
10.根据权利要求1的集成电路的电容，其中该第一电容为接面电容或氧化硅-氮化硅-氧化硅电容。
【专利摘要】本发明提供一种集成电路的电容，集成电路的电容包括基底层、第一电容以及第二电容，第一电容配置在基底层中。第二电容配置在第一电容上并至少部份覆盖第一电容。其中，第一电容的第一电极耦接至第二电容的第一电极，且第一电容的第二电极耦接至第二电容的第二电极。
【IPC分类】H01L29-92, H01L27-02
【公开号】CN104617091
【申请号】CN201310535947
【发明人】叶润林, 廖伟智
【申请人】华邦电子股份有限公司
【公开日】2015年5月13日
【申请日】2013年11月1日