一种半导体器件及其制作方法
【技术领域】
[0001]本发明涉及半导体技术领域，尤其涉及一种半导体器件及其制作方法。
【背景技术】
[0002]氮化镓半导体器件具有禁带宽度大、电子迀移率高、击穿场强高、耐高温等显著优点，适合制作高温、高压、高频和大功率的电子器件，具有广阔的应用前景。
[0003]请参见图1，图1示出了现有技术中氮化镓半导体器件的俯视示意图，所示氮化镓半导体器件包括有源区a和无源区b，有源区a为封闭形式，有源区a之外的区域为无源区b，位于有源区a内的源极11、漏极12和栅极13在器件宽度方向上重复排列组成整体插指状结构，整个半导体器件呈长方形，漏极14通过位于无源区内的漏极互联金属14连接在一起，栅极13通过栅极互连金属131连接在一起，通过引线衬垫15接收来自外部的信号，但是由于氮化镓半导体器件的功率密度非常高，因此其热密度也很高，导致氮化镓半导体器件在工作过程产生的热量非常大，如果这些热量不能及时散发出去，就会造成氮化镓半导体器件内部温度升高，影响器件的稳定性和可靠性，同时限制了氮化镓半导体器件输出功率的进一步提升，此外，现有技术中的氮化镓半导体器件绝大部分面积都是有源区a，氮化镓半导体器件中心区域的热量无法通过横向路径及时传导出去，而纵向路径导热能力又会达到饱和，最终造成氮化镓半导体器件中心区域温度较高，边缘温度较低，即温度分布不均匀，使得氮化镓半导体器件特性退化并且可靠性降低。
[0004]请参见图2，图2示出了现有技术中增加散热面积后的氮化镓半导体器件的俯视示意图，图2所示的氮化镓半导体器件增加了栅极13之间的距离(Gate to gate space),通过拉大整个氮化镓半导体器件的宽度来增加散热面积，改善散热，但是这样会使整个氮化镓半导体器件很宽，使得氮化镓半导体器件宽长比会很大，从而造成后续工艺难度增大(如切割和封装等)、成品率下降、性能降低(栅电阻增大或射频信号相位不同步)等，并且这种氮化镓半导体器件中心区域的热量还是不能及时散发出来，中心温度仍然最高，边缘温度较低，温度分布仍然不均匀。
【发明内容】
[0005]有鉴于此，本发明提出了一种半导体器件及其制作方法，通过将有源区设置为多个有源区单元，所述多个有源区单元在半导体器件的长度方向上交错排列，所述多个有源区单元在半导体器件的宽度方向上交错排列，每个局部有源区单元内产生的热量较小，并且可以及时通过周围的无源区散发出去，从而降低半导体器件的内部温度，使得半导体器件内部温度分布均匀，提高半导体器件的可靠性。
[0006]第一方面，本发明实施例提供了一种半导体器件，所述半导体器件包括:
[0007]有源区和无源区，所述有源区包括多个有源区单元，所述多个有源区单元在所述半导体器件的长度方向上交错排列，以及所述多个有源区单元在所述半导体器件的宽度方向上交错排列。
[0008]进一步地，任意两个相邻的有源区单元在所述半导体器件的长度方向上交叠或不交叠，以及任意两个相邻的有源区单元在所述半导体器件的宽度方向上交叠或不交叠。
[0009]进一步地，
[0010]所述半导体器件的正面包括位于有源区内的源级、栅极和漏极，所述有源区内的源极、栅极和漏极分布在所述有源区的有源区单元内；还包括位于无源区内的漏级互联金属、栅极互联金属和/或源级互联金属。
[0011]进一步地，
[0012]所述有源区内的漏极通过位于无源区内的漏极互联金属连接在一起，所述有源区内的栅极通过位于无源区内的栅极互连金属连接在一起。
[0013]进一步地，
[0014]所述半导体器件的背面设置有接地电极；
[0015]所述半导体器件还包括:位于所述源级互联金属和所述接地电极间的贯穿所述半导体器件的第一通孔，和/或位于所述源级和所述接地电极间的贯穿所述半导体器件的第二通孔；
[0016]每个所述源极通过所述源极互联金属和所述第一通孔与所述接地电极电性连接；或者
[0017]所述源极通过所述第二通孔与所述接地电极电性连接；或者
[0018]所述源极通过空气桥与源极互联金属连接在一起，所述空气桥跨接在所述栅极互连金属上方，所述源极通过所述空气桥、所述源级互联金属和所述第一通孔与所述接地电极电性连接。
[0019]进一步地，所述半导体器件的材料为氮化镓、铝镓氮、铟镓氮、铝铟镓氮、砷化镓、碳化硅、金刚石、蓝宝石或硅中的一种或多种任意组合。
[0020]第二方面，本发明实施例提供了一种半导体器件的制作方法，所述方法包括:
[0021]形成有源区和无源区，所述有源区包括多个有源区单元，所述多个有源区单元在所述半导体器件上的长度方向上交错排列，以及所述多个有源区单元在所述半导体器件的宽度方向上交错排列。
[0022]进一步地，所述方法还包括:
[0023]在所述半导体器件的正面的有源区内形成源极、栅极和漏极，所述有源区内的源极、栅极和漏极分布在所述有源区的有源区单元内；
[0024]在所述半导体器件的正面的无源区内形成漏极互联金属、栅极互联金属和/或源极互联金属。
[0025]进一步地，
[0026]所述有源区内的漏极通过位于无源区内的漏极互联金属连接在一起，所述有源区内的栅极通过位于无源区内的栅极互连金属连接在一起。
[0027]进一步地，利用台面刻蚀工艺、离子注入工艺和/或氧化隔离工艺形成所述半导体器件的有源区和无源区。
[0028]本发明通过将有源区设置为多个有源区单元，所述多个有源区单元在所述半导体器件的长度方向上交错排列，以及所述多个有源区单元在所述半导体器件的宽度方向上交错排列。本发明一方面增加了半导体器件的整体长度，增大了半导体器件的散热面积，每个局部有源区单元内产生的热量较小，并且可以及时通过周围的无源区散发出去，加快了热量的散发，降低了半导体器件的内部温度，使得半导体器件的内部温度分布均匀，另一方面增加了半导体器件的整体长度，半导体器件的宽度没有增加，从而减小了整个半导体器件的宽长比，降低了后续工艺难度(如切割和封装等)，提高了器件成品率，改善了宽长比增大对器件性能的影响。
[0029]在阅读【具体实施方式】并且在查看附图之后，本领域的技术人员将认识到另外的特征和优点。
【附图说明】
[0030]现将参照附图解释示例。附图用于说明基本原理，使得仅图示了理解基本原理所必需的方面。附图并非依比例绘制。在附图中相同的附图标记表示相似的特征。
[0031]图1示出了现有技术中氮化镓半导体器件的俯视示意图；
[0032]图2示出了现有技术中增加散热面积后的氮化镓半导体器件的俯视示意图；
[0033]图3A-图3D示出了本发明实施例一提供的半导体器件的俯视示意图；
[0034]图4以及图5A-图5C示出了本发明实施例二提供的半导体器件的俯视示意图；
[0035]图6A-图6E示出了本发明实施例三提供的半导体器件的俯视示意图；
[0036]图7示出了本发明实施例四提供的半导体器件制作方法的流程图。
【具体实施方式】
[0037]下面结合附图并通过【具体实施方式】来进一步说明本发明的技术方案。诸如“下面”、“下方”、“在…下”、“低”、“上方”、“在…上”、“高”等的空间关系术语用于使描述方便，以解释一个元件相对于第二元件的定位，表示除了与图中示出的那些取向不同的取向以外，这些术语旨在涵盖器件的不同取向。另外，例如“一个元件在另一个元件上/下”可以表示两个元件直接接触，也可以表示两个元件之间还具有其他元件。此外，诸如“第一”、“第二”等的术语也用于描述各个元件、区、部分等，并且不应被当作限制。类似的术语在描述通篇中表示类似的元件。
[0038]实施例一
[0039]图3A-图3D示出了本发明实施例一提供的半导体器件的俯视示意图，请参见图3A-图3D，所述半导体器件Dl包括:有源区a和无源区b，所述有源区a包括多个有源区单元(如:al和a2)，所述多个有源区单元在所述半导体器件的长度方向上交错排列，以及所述多个有源区单元在所述半导体器件的宽度方向上交错排列。
[0040]在本实施例中，所述半导体器件Dl的长度方向被指定为X方向，所述半导体器件Dl的宽度方向被指定为Y方向，其中，X方向与Y方向垂直。
[0041 ] 所述有源区a之外的区域为无源区，所述有源区a下方存在二维电子气、电子或空穴，是半导体器件的工作区域，所述无源区b下方通过台面刻蚀工艺(MESA etch)、离子注入工艺和/或氧化隔离工艺后消除或隔离掉了位于其下的二维电子气、电子或空穴，不是半导体器件的内部工作区域，可以在无源区b布置一些走线，以便将位于有源区a内多个有源区单元中的源极、栅