专利名称：填充接触孔之方法及具接触孔之集成电路装置的制作方法
技术领域：
本发明系关于填充接触孔之方法，其中一覆盖层被沉积于该接触孔内，该覆盖层包含氮化物(nitride)做为主要成份。
此接触孔位于二金属层之间。此种接触孔也称为缝隙(vias)。
此覆盖层系所谓的衬垫(liner)层的一部份，其系用以做为将被接触连接之金属与该接触孔填充之间的机械黏着提升层。例如钛氮化物或钽氮化物被用以当成黏着提升层用之材料，以便，例如，在铝或铝合金制成之线剖面且位于接触孔下方的情况中，以钨或钨合金填充此接触孔。包含氮化物之黏着提升层具有好的黏着提升特性并且可藉由在氮气的溅镀下较简单地被产生。
本发明之一目的在指明一种填充接触孔之简单的方法，尤其确保可靠的接触连接以及低的接触电阻。此外，本发明指出相关的集成电路装置。
关于方法之目的藉由权力请求项第1项之方法步骤而达成。实施例在权利要求项附属项指明。
在本发明方法中，一基础层在保护气体之下被沉积在接触孔之内，该基础层包括做为主要成份的氮化物。仅在基础层的沉积之后于气态氮之中沉积覆盖层。
在本发明发法中，藉由使基础层先在保护气体之下被沉积的事实，没有接触孔底部金属与包含于反应气体中之氮之间的干扰的氮化物化合物形成于接触孔底部的金属上。在本发明方法中，金属氮化物因此直接形成在金属之上，以便，例如形成好的电性接触且避免或降低纯金属与接触孔底部之金属之间不想要的效应或化合物。因此，例如TiAl3是有妨碍的，因为其密度远脱离与包围它的材料的密度。此外，TiAl3是颗粒状的且具有造成电子迁移的不均匀结构。
在后续覆盖层及气体氮的沉积期间，由于已经被沉积的基础层，氮不再穿透至接触孔底部的金属以便于该触形成干扰的氮化物。因此，此覆盖层藉由简单的沉积方法所制成，亦即使用氮气氛之沉积。
在本发明方法之一实施例中，基础层及覆盖层是藉由方向性的溅镀而被沉积。而无方向性的溅镀方法则适用于一平面区域上的金属沉积，方向性溅镀可以提供沉积基础层或覆盖层足够的材料的可能性，即使是在窄的接触孔中，且尤其是在接触孔底部上，不会造成基础层及覆盖层内部及接触孔外部之厚度上极大的差异。因为此种差异藉由方向性的溅镀而可避免或相当地降低，依据此实施例之方法可以简单的方式被合并至生产集成电路装置之整个流制程中。
在本发明方法之下一实施例中，在基础层之沉积之后但在覆盖层沉积之前沉积一中间接触层于接触孔内。中间层的沉积提供从沉积基础层用之方法至沉积覆盖层用之方法的有效连续转变的可能性。例如，制程气体可在此时被交换。此外，合并一中间层与和基础层之材料及覆盖层之材料不同的材料，因为其无氮化物(nitride-free)，造成产生具有改良的机械黏着特性及/或具有改善的电性接触特性及或具有改善的其它特性，例如关于防止扩散或电子迁移，相当大的自由性。因此，可以大幅改善随后被导入的接触孔内本身之接触孔填充之黏着特性，藉由包含做为主要成份之钛，亦即其包括例如钛，或其中至少有80％原子是钛原子，的中间层。
在其它实施例中，溅镀目标的表面首先在氮的气氛下被氮化物化。此氮化物化的表面随后在基础层的制造期间被移除。此中间层从后从溅镀目标之一实质上无氮化物之表面被移除，保护的气体维持不变。产生覆盖层的情况随藉由改变至不同的大气而被规定。这些方式形成一个简单但有效率的方法用以规定填充接触孔用之层堆栈之制造期间的制程情况。尤其是，整个方法可在不改变制程室的情况下被执行。
在下一个实施例中，接触孔被导入一介电载体材料并进入一导电连接部内，该导电连接部包括做为主成份之铝、铝合金或不同的金属，例如铜或铜合金。此种深入穿透的接触孔也可藉由本发明方法被良好地填充，因为没有气态氮到达接触孔底部。因此，例如，藉由其它方法，亦即尤其是藉由在保护的大气之下的基础层的产生，可避免如以上所述干扰的铝氮化物的形成。
在下一实施例中，在一半导体晶片的制程中同时蚀刻多个接触孔。此半导体晶片的直径为，例如，150至300mm。这尺寸表示蚀刻的情况并非在所有位置都一样。例如，在半导体晶边缘的蚀刻比半导体晶片中心的蚀刻快。接触孔外部之介电层的厚度也在晶片上不同的位置而有变化。藉由本发明之方法，在实施例的情况中，虽然预定介电层与金属层之间之一辅助层为想要的蚀刻停止点，此蚀刻层有可能被蚀刻穿透，尤其是在半导体晶片的部份区域内。所有的接触孔因此据良好的电子特性，虽然有不同的蚀刻情况以及厚度的情况。尤其是在介电层与辅助层之间的低蚀刻选择性，以上所述的方式使得蚀刻期间的大处理窗是可能的。此辅助层的厚度也是可以降低。
此辅助层具有，例如，可以避免或降低电子迁移，的特性。即使此辅助层被穿透地蚀刻，这也不产生干扰，因为后续会施加一衬垫层，其具有和辅助层避面电子迁移相关之类似特性。此类似的特性是来自，例如，辅助层及榇垫层之相同材料及层次序的使用。
在另一实施例中，一接触孔填充在覆盖层的沉积之后被沉积在此接触孔之内，该接触孔沉积包含做为主要成份之钨。即使当中间层是由钛所组成，在钨的导入期间可以避免干扰的氟化钛的形成或可大幅降低，因为中间层被嵌入在基础层与覆盖层之间，且此外，可以被形成为薄层，例如比10mm薄。
下一实施例中，覆盖层的厚度小于大约20nm。此种小的厚度不是困扰，即使当接触孔被填充钨的时候。必不再担心氟化钨的形成以及从接触孔而来之层堆栈的提高。因此，层厚度，尤其是被扩大以避免升高的覆盖层，也可再被降低至，例如所提及的尺寸。
在一实施例中，此接触孔具有小于1μm的尺寸。接触孔的深度大于500nm。以大约500nm直径以及1μm的深度，外形比(aspect ratio)为2。然而，即使外形比高达约3，本发明之方法依然可以具有可靠度，因为，尤其在有向性溅镀方法中，接触孔内部及外部之层的厚度维持在合理的限制内。
在下一实施例中，一或更多的钛氮化物或钽氮化物材料被用以当成基础层及/或覆盖层材料。在这些情况中，钛或钽适合当成中间层的材料。
本发明另外关于一种集成电路装置，其包寒该等接触孔，尤其是包含基础层以及覆盖层。在一实施例中，此电路装置藉由本发明或其一种实施例之方法而被产生。因此以上所提及的效应也适用在此电路装置及其实施例。
本发明将参照附图
而被解释，其中
第1图表示集成电路装置之介电层，第2图表示被蚀刻至介电层内之接触孔，第3图表示依据一个变化之设置在接触孔之内的黏着提升层，第4图表示导入接触孔内之黏着提升层之部份材料，第5图表示用以导入黏着提升层之溅镀室，第6图表示在黏着提升层制造期间执行的方法步骤。
第1图表示在制造期间的集成电路装置10。在集成电路装置10之半导体基板(未示出)中已经制造出复数个电子组件，例如晶体管，例如依据CNOS技术，依据BICMOS技术，或依据功率切换组件(电源装置)用之技术。此生产随后被持续直到金属层12的施加为止。
此金属层12包括一连接部14，由包含例如0.5％铜之铝铜合金制成。包括例如钛氮化物，或包含至少一钛氮化物层之防反射层16被溅镀在金属层12之上。此防反射层16对于在光学微影处理中形成金属层12之图案而言是需要的，于该光学微影处理期间也形成连接部14的图案。
在防反射层16的沉积期间，介电层18被沉积成具有例如600nm厚度，在CVD(Chemical Vapour Deposition，化学汽相沉积)方法的协助下。此介电层包括例如硅过氧化物，用以做为金属层12与依然被设置在介电层18之中之一金属层之间的电性隔离。
第2图表示在接触孔20之蚀刻之后的电路装置10，其伸过介电层18及防反射层16而进入连接部14。在较低表面22与接触孔20之接触孔底部24之间具有例如10nm的距离A1。接触孔的直径是例如0.5μm。
执行蚀刻接触孔20之蚀刻步骤，因此对于电路装置10之接触孔的大部份而言，接触孔的底部26位于防反射层16之中心。在接触孔的底部26与防反射层16之较低表面22之间有数个奈米的距离A2。在此制程的实施中，没有接触孔的底部28位于防反射层16之上的接触孔。在接触孔的底部28与较低表面22之间有一个距离A3，其中A3大于A2也大于防反射层16的厚度。接触孔20具有一中央区域30，其被放大表示在第3图及第4图。
在接触孔20的蚀刻之后，沉积一黏着提升层32，其结构将于下文参照第4图而被详细解释。
第3图表示钛氮化物层40，其可被沉积在接触孔20之内做为黏着提升层。如果这是在反应的氮气下执行，则将在钛氮化物层40与连接部14之间形成一铝氮化物层42，该铝氮化物层大幅增加接触电阻。
相反地，第4图表示沉积在接触孔20内之黏着提升层32的结构，该黏着提升层包括由钛氮化物形成之基础层50，一中间层52以及由钛氮化物形成之覆盖层54。此基础层50，中间层52以及覆盖层54以下文参照第6图而详细描述的方法的次序被溅镀。
中间层52包括在较低区域B1及B2中之钛氮化物及钛的混合，钛的比例在区域B1及B2中增加，从基础层50开始，且在紧邻区域B2之区域B3达到100％。同样地，钛氮化物从100％降到0％。在区域B1及区域B2中央的钛的比例分别是，例如60％及90％。钛的比例在区域B3之上的区域B4中也是100％。区域B1至B2具有相同的厚度D1为，例如0.5nm，因此中间层52的总厚度为2nm。在实历中基础层50的厚度D3为3nm。覆盖层的厚度D4是10nm。D1至D4的厚度和堆栈方向R中的层的延伸有关，其中层50至54被向上依序堆栈且位于和半导体基板表面垂直之处。
第5图表示用以导入黏着提升层32之溅镀室100。容室102具有一气体入口104以及一气体出口106。此容室另外包含由钛制成之一溅镀目标108，其被用以当成阴极107以及晶片支撑器110，其被当成阳极109。晶片支撑器110承载晶片112，例如一个8英晶片(1英＝25.4nm)。此溅镀目标108具有例如与晶片相同的直径。
此溅镀室100适用于有向性溅镀，因为溅镀目标108与晶片112之间的距离A与非方向性溅镀用之溅镀室相较之下有相当程度地增加，例如增加4至5的因子。因此在实施例中距离A大约是25cm。从晶片112中央的点P朝向溅镀目标108之边缘的连接线与垂直晶片112表面N之间有一个角度W，其小于45度，在有向性溅镀的情况中尤其是小于30度。
此外，藉由大距离A以外的方式也可达成或加强方向性溅镀，例如藉由降低溅镀室100之内的压力至，例如1至2毫托(millitorr)，或藉由在溅镀期间适当的偏压。其它的方法也可以进行有向性溅镀，例如-来自Applied Materials公司的IMP(Ionized Metal Plasma)
方法的使用，-来自Applied Materials公司的SIP(Self Ionized Plasma)方法的使用，-来自Trikon公司之Advanced High Fill方法的使用，-来自Trikon公司之Ultra High Fill方法的使用，-具有准直仪之较旧溅镀的使用。
因此，藉由小于45度或小于30度之角度W或其它方法可以区别有向性溅镀与有向性溅镀，该方法导致关于一接触孔20内部与外部层厚度之比例相关的小角度W的相同效应。
第6图表示在黏着提升层32之制程期间执行的方法步骤。此方法开始于步骤150。在方法步骤152，溅镀目标108被插入溅镀室100以便使用它进行多个溅镀程序。溅镀目标108包括由纯钛制成的钛层153。
在后续的方法步骤154中，氮气被导入溅镀室100之中。此氮气激活反应的钛层153之氮化物化。一薄的钛氮层157因此在钛层153上产生。
在氮化物化之后，在方法步骤158中，中断氮的供应且包含在溅镀室100中的氮被吸取抽出。在方法步骤106中，晶片112固定在溅镀室中的晶片支撑器110之上。
在步骤162中，例如氩的保护气体被导入溅镀室100中。在氩所形成的气体中于方法步骤164开始溅镀，基础层50被沉积在晶片112之上。如果钛氮化物层157的最后部份及钛层153的一些部份被溅镀移除，则中间层52同样地形成于氩气体之下。
在中间层52沉积之后，在方法步骤166中，除了保护气体之外，氮被导入溅镀室100之中或取代保护气体。在此情况中可以中断溅镀以便产生可再生的层。在方法步骤168中，此溅镀是藉由重新激发电浆而继续，此覆盖层被形成。在方法步骤170中，如果覆盖层54且因此黏着提升层32已到达它们预定的厚度，则此方法结束。
不需要改变溅镀目标108，所描述的方法连续被执行多次。
之后，在不同的室中，钨被导入已经以黏着提升层32被衬垫之接触孔中。之后，产生集成电路装置10的其它金属层。
组件符号说明10电路装置12金属层14连接部16防止反射层18介电层20接触孔22较低表面24接触孔底部A1-A3 距离26，28接触孔底部30中央区域32黏着提升层40钛氮化物层42铝氮化物层50基础层52中间层54覆盖层B1至B4覆盖层区域D1-D4 厚度R 堆栈方向100 溅镀室102 容室104 气体入口106 气体出口107 阴极108 溅镀目标109 阳极110 晶片支撑器112 晶片A 距离
P 点W 角度N 垂直150开始152室中的钛目标153钛层154导入氮156目标的氮化物化157钛氮化物层158移除氮160导入晶片162导入氩164溅镀166导入氮168其它溅镀170结束
权利要求
1.一种填充接触孔(20)之方法，其中一基础层(50)于一保护气体之下被沉积在至少一接触孔(20)之内，该基础层包括做为主要成份的氮化物并使气态氮离开接触孔(2)之底部(24)，且其中一覆盖层(54)于该基础层(5)沉积之后在气态氮之下被沉积于该接触孔(20)之内，该覆盖层包含做为主要成份之氮化物。
2.如权利要求项第1项之方法，特征在于该基础层(50)及/或该覆盖层(54)是由有向性溅镀所沉积。
3.如权利要求项第1或2项之方法，特征在于，在该基础层(52)被沉积之后以及该覆盖层(54)被沉积之前，藉由有向性溅镀沉积一中间层(52)，该中间层包括一无氮化物的主要成份。
4.如权利要求项第3项之方法，特征在于，该中间区域(52)之至少一区域(B3，B4)在一保护气体之下从一溅镀目标(108)之一无氮化物表面被沉积。
5.如权利要求项第2或4项之方法，特征在于，为该基础层(5)之溅镀，该溅镀目标之表面(157)于该基础层(50)被沉积之前在氮之下被氮化物化。
6.如权利要求项第2至5项任一项之方法，特征在于，该基础层(50)及该覆盖层(54)以及该中间层(52)系使用相同的溅镀目标产生。
7.如前述权利要求项任一项之方法，特征在于，其中该接触孔(20)被导入至一介电层(18)内并到达一导电连接部(14)，且其中该连接部(14)包括做为主要成份之铝及铝合金。
8.如权利要求项第7项之方法，特征在于，多个接触孔(20)同时被蚀刻至该介电层(18)之内，其中一导电辅助层(16)，较佳者一防反射层，被设置于该介电承载材料(18)与该连接部(14)之间，且其中该辅助层(16)系用以做为该蚀刻期间之一停止层，然而于该介电层之薄位置及/或在具有一较高蚀刻速率之位置之该辅助层(16)之穿透是可接受的。
9.如前述权利要求项任一项之方法，特征在于，一接触孔填充于该覆盖层(54)沉积之后于六氟化钨下被沉积于该接触孔(20)之内，该接触孔填充包括做为主要成份之钨。
10.如前述权利要求项任一项之方法，特征在于，该基础层(50)以及该中间层(52)，于该接触孔底部具有小于5nm之厚度(D2，D3)，尤其是小于3nm，及/或其中该覆盖层，于该接触孔之底部(24)具有小于20nm之厚度，较佳者小于10nm。
11.如前述权利要求项任一项之方法，特征在于该接触孔(20)具有小于1μm之直径，较佳者约0.5μm，及/或其中该接触孔(20)具有大于500nm之深度，较佳者大于1μm。
12.如前述权利要求项任一项之方法，特征在于该基础层(50)及/或覆盖层(54)包括做为主要成份之钛氮化物或钽氮化物，及/或其中该中间层(52)包括做为主要成份之钛或钽。
13.一种集成电路装置(10)，具有至少一接触孔(20)，其中一基础层(50)及一覆盖层(54)被设置，该基础层(50)包括做为主要成份之氮化物，其于一保护气体之下被沉积，以及该覆盖层(54)包括做为主要成份之一氮化物，其于气体氮之下被沉积。
14.如权利要求项第13项之电路装置(10)，特征在于一中间层(52)设置于该基础层(50)与该覆盖层(54)之间，该中间层包括一无氮化物的主要成份。
15.如权利要求项第13项之电路装置(10)，特征在于该电路装置系藉由依据权利要求项第1至12项任一项之方法所制造。
全文摘要
提供一种方法，其中一基础层(50)于一保护气体下被沉积在一接触孔区域(30)内，该基础层包含做为主要成分之氮化物。于该基础层(50)之沉积之后，一覆盖层(54)于气体氮之下被沉积。结果产生一个容易制造且具有好的电子特性之黏着提升层。
文档编号H01L21/285GK1650418SQ03809685
公开日2005年8月3日 申请日期2003年3月17日 优先权日2002年4月29日
发明者J·费斯特, K·普雷格, B·舒德尔 申请人:因芬尼昂技术股份公司