一种电阻和电容串连的组件及其制作方法
【技术领域】
[0001]本申请涉及电子元件技术领域，具体涉及一种电阻电容串连的组件及其制作方法。
【背景技术】
[0002]目前，在保护电路的实现过程中，普遍需要用到具有串连关系的电阻电容元件，将分立电阻、电容串联使用，例如像RJ45防护中实现匹配阻抗的Bobsmith电路结构就需要具有串联结构关系的电阻和电容；这种电路结构还包括分别和电阻、电容串连组成闭合回路的一个防护元件，该电路传统的实现方式是将分立的电阻、电容和防护器件分次贴合在印刷线路板上，工艺实现时间长，，占用PCB面积较多，不易实现小型化。
【发明内容】
[0003]本申请实施例提供了一种电阻和电容串连的组件及其制作方法，解决了现有的电阻电容串连的应用电路进行贴片生产时的效率低，由于结构松散、布板面积大，不利于产品小型化趋势发展的问题。
[0004]第一方面，本申请实施例提供一种电阻和电容串连的组件，包括:
[0005]依次叠层的第一电容电极层、第一电介质层和电阻层。
[0006]结合第一方面，在第一种可能的实现方式中，所述第一电介质层包括对位叠层、压合的N个电介质分层，所述N为大于O的整数。
[0007]结合第一方面和基于第一方面的第一种可能的实现方式，在第二种可能的实现方式中，该组件还包括:
[0008]叠层于所述第一电介质层和所述电阻层之间的第二电容电极层。
[0009]基于第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所述电阻层包括:
[0010]由下至上叠层的第一电阻浆料印刷层和电阻电极层。
[0011]基于第一方面的第三种可能的实现方式，在第四种可能的实现方式中，该组件还包括:
[0012]叠层于所述第二电容电极层表面的第二电介质层；
[0013]所述第二电介质层开设有通孔；
[0014]所述电阻层包括:
[0015]用于填充所述通孔，且印刷于所述通孔内的所述第二电容电极层表面的所述第一电阻浆料印刷层；
[0016]叠层于所述第一电阻浆料印刷层表面的所述电阻电极层。
[0017]基于第一方面的第四种可能的实现方式，在五种可能的实现方式中，所述通孔为多边形或者圆形通孔或者扇形通孔或者椭圆形通孔。
[0018]基于第一方面的第五种可能的实现方式，在第六种可能的实现方式中，所述通孔为对称多边形通孔。
[0019]基于第一方面的第六种可能的实现方式，在第七种可能的实现方式中，所述对称多边形通孔为正方形通孔，所述正方形通孔的边长为0.5mm?2mm中的任一值。
[0020]基于第一方面的第七种可能的实现方式，在第八种可能的实现方式中，所述正方形通孔的深度为0.2?0.6mm中的任一值。
[0021]基于第一方面的第五种可能的实现方式，在第九种可能的实现方式中，所述第一电介质层中的每一个电介质分层为用于制作电容器的第一陶瓷电介质基体，所述第二电介质层为第二陶瓷电介质基体。
[0022]基于第一方面的第九种可能的实现方式，在第十种可能的实现方式中，所述第一陶瓷电介质基体为第二主族元素的氧化物或者钛酸盐，所述钛酸盐包括钛酸钡电介质基体、钛酸钙电介质基体或者钛酸镁电介质基体，所述第二主族元素的氧化物包括三氧化二铝电介质基体。
[0023]基于第一方面的第十种可能的实现方式，在第十一种可能的实现方式中，所述第一电容电极层、所述第二电容电极层、所述电阻电极层包含钯、铂、金、银、铜或镍或上述至少两种金属所成的合金。
[0024]基于第一方面的第十一种可能的实现方式，在第十二种可能的实现方式中，所述第一电阻浆料印刷层为钌系电阻浆料。
[0025]基于第一方面的第十二种可能的实现方式，在第十三种可能的实现方式中，所述第一电阻浆料印刷层的阻浆电阻率为700?1400 Ω.cm。
[0026]基于第一方面的第十三种可能的实现方式，在第十四种可能的实现方式中，所述组件的厚度在之间，所述组件的长度不大于2.5mm,不小于1_ ;所述组件的宽度不大于2.5mm,不小于Imnin
[0027]第二方面，本申请实施例提供一种制作电阻和电容串连的组件的方法，包括:
[0028]通过楽料流延工艺制作第一电介质层；
[0029]通过烧结固化工艺固化所述第一电介质层；
[0030]印刷电阻浆料于所述第一电介质层的上表面；
[0031]通过烧结固化工艺共烧所述第一电介质层和所述电阻浆料以固化所述电阻浆料形成电阻层，使所述电阻层固化连接至所述第一电介质层；
[0032]于所述第一电介质层的下表面和所述电阻层的上表面分别印刷一电极层；
[0033]通过烧结固化工艺固化连接一所述电极层与所述电阻层，以及固化连接另一所述电极层与所述第一电介质层。
[0034]结合第二方面，在第一种可能的实现方式中，所述通过浆料流延工艺制作第一电介质层，包括:
[0035]通过研磨工艺配制用于制作第一电介质层的粉料；
[0036]将所述粉料制成浆料；
[0037]通过楽料流延工艺将所述楽料制成薄片；
[0038]将所述薄片进行切片形成N个电介质分层；所述N为大于O的整数；
[0039]通过叠层工艺将所述N个电介质分层进行叠层，形成预定厚度的所述第一电介质层。
[0040]结合第二方面的第一种可能的实现方式，在第二种可能的实现方式中，所述通过研磨工艺配制用于制作第一电介质层的粉料，包括:
[0041]通过研磨工艺配制用于制作第一电介质层的第二主族元素的氧化物或者钛酸盐，所述钛酸盐包括钛酸钡电介质基体、钛酸钙电介质基体或者钛酸镁电介质基体，所述第二主族元素的氧化物包括三氧化二铝电介质基体。
[0042]结合第二方面或者第二方面的第一种可能的实现方式或者第二种可能的实现方式，在第三种可能的实现方式中，所述通过烧结固化工艺共烧所述第一电介质层和所述电阻浆料以固化所述电阻浆料形成电阻层，使所述电阻层固化连接至所述第一电介质层，包括:
[0043]在900°C?1300°C范围中的任一共烧温度条件下，通过烧结固化工艺共烧所述第一电介质层和所述电阻浆料以固化所述电阻浆料形成电阻层，使所述电阻层固化连接至所述第一电介质层。
[0044]结合第二方面的第三种可能的实现方式，在第四种可能的实现方式中，所述在900°C?1300°C范围中的任一共烧温度条件下，通过烧结固化工艺共烧所述第一电介质层和所述电阻浆料以固化所述电阻浆料形成电阻层，使所述电阻层固化连接至所述第一电介质层，包括:
[0045]在950°C?1100°C中的任一共烧温度条件下，通过烧结固化工艺共烧所述第一电介质层和所述电阻浆料以固化所述电阻浆料形成电阻层，使所述电阻层固化连接至所述第一电介质层。
[0046]结合第二方面的第三种可能的实现方式，在第五种可能的实现方式中，所述印刷电阻浆料于所述第一电极层的上表面，包括:
[0047]制作阻浆电阻率为700?1400 Ω.cm的电阻浆料；
[0048]印刷所述电阻浆料于所述第一电极层的上表面。
[0049]结合第二方面的第五种可能的实现方式，在第六种可能的实现方式中，所述方法还包括:
[0050]切割形成预定尺寸的M个所述组件，所述M为大于零的整数；
[0051]对所述组件进行测试和包装。
[0052]第三方面，本申请实施例提供一种制作电阻和电容串连的组件的方法，包括:
[0053]通过楽料流延工艺制作第一电介质层；
[0054]通过烧结固化工艺固化所述第一电介质层；
[0055]在所述第一电介质层的上、下两面分别印刷一第一电介质层电极；
[0056]通过烧结固化工艺固化连接所述第一电介质层和所述第一电介质层电极；
[0057]印刷电阻浆料于任一所述第一电介质层电极的表面；
[0058]通过烧结固化工艺固化所述电阻浆料形成电阻层，以固化连接所述电阻层和所述第一电介质层电极；
[0059]印刷一电阻层电极于所述电阻层的表面；
[0060]通过烧结固化工艺固化连接所述电阻层和所述电阻层电极。
[0061]结合第三方面，在第一种可能的实现方式中，所述通过浆料流延工艺制作第一电介质层，包括:
[0062]通过研磨工艺配制用于制作第一电介质层的粉料；
[0063]将所述粉料制成浆料；
[0064]通过楽料流延工艺将所述楽料制成薄片；
[0065]将所述薄片进行切片形成N个电介质分层；所述N为大于O的整数；
[0066]通过叠层工艺将所述N个电介质分层进行叠层，形成预定厚度的所述第一电介质层。
[0067]结合第三方面的第一种可能的实现方式，在第二种可能的实现方式中，所述通过研磨工艺配制用于制作第一电介质层的粉料，包括:
[0068]通过研磨工艺配制用于制作第一电介质层的第二主族元素的氧化物或者钛酸盐，所述钛酸盐包括钛酸钡电介质基体、钛酸钙电介质基体或者钛酸镁电介质基体，所述第二主族元素的氧化物包括三氧化二铝电介质基体。
[0069]结合第三方面的第二种可能的实现方式，在第三种可能的实现方式中，所述印刷电阻浆料于任一所述第一电介质层电极的表面，包括:
[0070]制作阻浆电阻率为700?1400 Ω.cm的电阻浆料；
[0071]印刷所述电阻浆料于任一所述第一电介质层电极的表面。
[0072]结合第三方面的第三种可能的实现方式，在第四种可能的实现方式中，所述通过烧结固化工艺固化连接所述第一电介质层和所述第一电介质层电极之后，以及，印刷电阻浆料于任一所述第一电介质层电极的表面之前，所述方法还包括:
[0073]通过叠层工艺叠层第二电介质层于任一所述第一电介质层电极的表面，形成预定厚度的所述第二电介质层；
[0074]所述第二电介质层开设至少一个通孔延伸至所述第一电介质层电极的表面；
[0075]于所述通孔中的所述第一电介质层电极的表面印刷所述电阻浆料，实现印刷电阻浆料于任一所述第一电介质层电极的表面。
[0076]结合第三方面的第四种可能的实现方式，在第五种可能的实现方式，所述通过烧结固化工艺固化所述第一电介质层，包括:
[0077]在1300°C?1400°C范围中的任一烧结温度条件下，通过烧结固化工艺固化所述第一电介质层。
[0078]结合第三方面的第三种可能的实现方式，在第六种可能的实现方式中，所述通过烧结工艺固化所述电阻浆料形成电阻层，以固化连接所述电阻层和所述第一电介质层电极，包括:
[0079]在800°C?950°C范围中的任一烧结温度条件下，通过烧结工艺固化所述电阻浆料形成电阻层，以固化连接所述电阻层和所述第一电介质层电极。
[0080]结合第三方面的第六种可能的实