测试结构的制作方法
【专利摘要】本实用新型提出了一种测试结构，包括多个测试单元以及多个金属连线，测试单元内设有多个第一栅极和第一通孔连线，第一栅极和第一通孔连线由介质层隔离开，金属连线包括第一金属连线和第二金属连线，第一金属连线与第一栅极连接，第二金属连线与第一通孔连线连接。添加测试单元，所述测试单元设有多个第一栅极和第一通孔连线，两者通过介质层隔离开，再使用第一金属连线和第二金属连线分别连接第一栅极和第一通孔，通过监测两者之间的电流，从而实现对第一栅极和第一通孔连线之间是否存在短路现象进行监测。
【专利说明】测试结构
【技术领域】
[0001]本实用新型涉及半导体制造领域，尤其涉及一种测试结构。
【背景技术】
[0002]随着半导体技术的飞速发展，半导体的特征尺寸越来越小，半导体芯片的集成密度也越来越高，然而产生的新技术问题也随之相应而来。
[0003]在半导体芯片制作完成之后，通常会对半导体芯片进行内建自测试(Build InSelf Test，BIST)，以监测半导体芯片是否存在性能问题。现有技术中，半导体芯片在进行BIST测试时，通常会出现半导体芯片失效的现象。
[0004]通过对失效的半导体芯片进行分析，得出失效原因是由通孔连线与栅极之间出现短路而造成的。请参考图1，图1为半导体器件的俯视示意图，所述半导体器件包括多个栅极10、单独通孔21以及公共通孔22，其中，单独通孔21仅仅形成于活动区(ActiveArea1AA)上，用于连接后续形成的连接线，而公共通孔22 —方面形成于所述栅极10上，另一方面还形成于所述活动区(图未示出)上。不同栅极10与不同单独通孔21和公共通孔22之间均由介质层进行隔离。
[0005]正如上文提及的，由于特征尺寸不断缩小，芯片的密度持续增大，因此，用于隔离的介质层也越来越薄。更薄的介质层对工艺要求更高，而且也十分容易产生空洞30，导致隔离失效，致使不同的单独通孔21和公共通孔22与栅极10之间出现短路现象，进而造成半导体芯片整体失效。
[0006]然而，在现有技术中并没有可以检测单独通孔、公共通孔与栅极之间是否存在短路的结构，在进行上述问题分析时，需要在半导体芯片全部制作完成之后，通过对半导体芯片进行性能测试时才能够发现，在制作过程中，无法通过缺陷扫描或者晶圆可接受测试(WAT)来判断是否存在上述问题。
实用新型内容
[0007]本实用新型的目的在于提供一种测试结构，能够检测通孔与栅极之间是否存在短路的现象。
[0008]为了实现上述目的，本实用新型提出了一种测试结构，包括多个测试单元以及多个金属连线，所述测试单元内设有多个第一栅极和第一通孔连线，所述第一栅极和第一通孔连线由介质层隔离开，所述金属连线包括第一金属连线和第二金属连线，所述第一金属连线与所述第一栅极连接，所述第二金属连线与所述第一通孔连线连接。
[0009]进一步的，所述测试结构还包括活动区、第二栅极和第二通孔连线，所述第二通孔连线形成于所述活动区和第二栅极之上，并与所述第一栅极通过所述介质层隔离开，所述第一通孔连线形成于所述活动区之上。
[0010]进一步的，所述第二通孔连线的个数为2个。
[0011]进一步的，所述测试结构还包括第三金属连线，所述第三金属连线与所述第二通孔连线连接。
[0012]进一步的，所述测试结构还包括第一测试盘、第二测试盘和第三测试盘，所述第一测试盘与所述第一金属连线相连，所述第二测试盘与所述第二金属连线相连，所述第三测试盘与所述第三金属连线相连。
[0013]进一步的，所述测试结构还包括一选择单元，所述选择单元分别设置于所述第二测试盘与第二金属连线、第三测试盘与第三金属连线之间。
[0014]进一步的，所述选择单元由4个PMOS器件组成。
[0015]进一步的，所述第一金属连线与所述第一栅极通过第三通孔连线连接。
[0016]进一步的，所述第三通孔连线的个数为2个。
[0017]进一步的，所述测试单元内的第一通孔连线个数为2个。
[0018]进一步的，所述测试单元的个数大于等于1000个。
[0019]与现有技术相比，本实用新型的有益效果主要体现在:添加测试单元，所述测试单元设有多个第一栅极和第一通孔连线，两者通过介质层隔离开，再使用第一金属连线和第二金属连线分别连接第一栅极和第一通孔，通过监测两者之间的电流，从而实现对第一栅极和第一通孔连线之间是否存在短路现象进行监测。
[0020]进一步的，测试单元还包括第二通孔连线和第三金属连线，所述第二通孔连线与所述第一栅极也通过介质层隔开，所述第三金属连线与所述第二通孔连线相连，从而可以实现对第二通孔连线和第一栅极之间是否存在短路现象进行监测，若测试结构出现短路现象，还能够通过选择单元来进行判断是第一通孔连线与第一栅极之间出现短路还是第二通孔连线与第一栅极之间出现短路。
【专利附图】
【附图说明】
[0021]图1为半导体器件的俯视示意图；
[0022]图2为本实用新型一实施例中测试单元的结构示意图；
[0023]图3为本实用新型一实施例中测试结构的结构示意图；
[0024]图4为本实用新型一实施例中选择单元的电路示意图。
【具体实施方式】
[0025]下面将结合示意图对本实用新型的测试结构进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。
[0026]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0027]在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
[0028]请参考图2和图3，在本实施例中，提出了一种测试结构，所述测试结构包括多个测试单元100以及多个金属连线，所述测试单元100内设有多个第一栅极121和第一通孔连线131，所述第一栅极121和第一通孔连线131由介质层(图未示出)隔离开，所述金属连线包括第一金属连线210和第二金属连线220，所述第一金属连线210与所述第一栅极121连接，具体的，所述第一金属连线210与所述第一栅极121通过第三通孔连线133进行连接，所述第三通孔连线133的个数为2个，所述第二金属连线220与所述第一通孔连线131连接。
[0029]在本实施例中，所述测试单元100还包括活动区110、第二栅极122和第二通孔连线132，所述第二通孔连线132形成于所述活动区110和第二栅极122之上，即所述第二通孔连线132为公共通孔连线(Share CT)，所述第二通孔连线132与所述第一栅极131通过所述介质层隔离开，所述第一通孔连线131形成于所述活动区110之上，即所述第一通孔连线131为单独通孔连线,也成为方形通孔连线(Square CT),其中，每一个测试单元100中的第一通孔连线131、第二通孔连线132的个数均为2个；所述测试结构还包括第三金属连线230，所述第三金属连线230与所述第二通孔连线132连接。
[0030]在本实施例中，所述测试结构还包括第一测试盘Pad A、第二测试盘Pad B和第三测试盘Pad C，所述第一测试盘Pad A与所述第一金属连线210相连，所述第二测试盘Pad B与所述第二金属连线220相连，所述第三测试盘Pad C与所述第三金属连线240相连，其中，所述测试结构还包括一选择单元300，所述选择单元300分别设置于所述第二测试盘Pad B与第二金属连线220、第三测试盘Pad C与第三金属连线230之间，所述选择单元300由4个PMOS器件组成(如图4所示)。
[0031]在本实施例中，所述测试结构包括测试单元的个数大于等于1000个，例如是70，000个，所述测试结构为方形，其长宽可以为410 μ m*54 μ m,具体的长宽可以根据不同的要求来设定，在此不作限定。
[0032]所述测试结构在进行测试时，由于第一测试盘Pad A通过第一金属连接线将所有的第一栅极连接起来，第二测试盘Pad B通过第二金属连接线将所有的第一通孔连线(即Square CT)连接起来，第三测试盘Pad C通过第三金属连线将所有的第二通孔连线(SPShare CT)连接起来,从而通过检测第一测试盘Pad A、第二测试盘Pad B以及第三测试盘Pad C之间的电流来判断该测试结构中是否存在短路现象。
[0033]若上述测试结构出现短路现象，可以通过选择单元来检测第一测试盘Pad A和第二测试盘Pad B之间是否存在短路现象，或者来检测第一测试盘Pad A和第三测试盘Pad C之间是否存在短路现象，以此来判断是第一通孔连线与第一栅极之间存在短路还是第二通孔连线与第一栅极之间存在短路，从而找出真正的原因，便于对工艺进行相应的优化。进一步的，该种测试方式还极大的节省了检测周期，节约检测时间。
[0034]综上，在本实用新型实施例提供的测试结构中，添加测试单元，所述测试单元设有多个第一栅极和第一通孔连线，两者通过介质层隔离开，再使用第一金属连线和第二金属连线分别连接第一栅极和第一通孔，通过监测两者之间的电流，从而实现对第一栅极和第一通孔连线之间是否存在短路现象进行监测。
[0035]进一步的，测试单元还包括第二通孔连线和第三金属连线，所述第二通孔连线与所述第一栅极也通过介质层隔开，所述第三金属连线与所述第二通孔连线相连，从而可以实现对第二通孔连线和第一栅极之间是否存在短路现象进行监测，若测试结构出现短路现象，还能够通过选择单元来进行判断是第一通孔连线与第一栅极之间出现短路还是第二通孔连线与第一栅极之间出现短路。
[0036]上述仅为本实用新型的优选实施例而已，并不对本实用新型起到任何限制作用。任何所属【技术领域】的技术人员，在不脱离本实用新型的技术方案的范围内，对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术方案的内容，仍属于本实用新型的保护范围之内。
【权利要求】
1.一种测试结构，其特征在于，所述测试结构包括多个测试单元以及多个金属连线，所述测试单元内设有多个第一栅极和第一通孔连线，所述第一栅极和第一通孔连线由介质层隔离开，所述金属连线包括第一金属连线和第二金属连线，所述第一金属连线与所述第一栅极连接，所述第二金属连线与所述第一通孔连线连接。
2.如权利要求1所述的测试结构，其特征在于，所述测试单元还包括活动区、第二栅极和第二通孔连线，所述第二通孔连线形成于所述活动区和第二栅极之上，并与所述第一栅极通过所述介质层隔离开，所述第一通孔连线形成于所述活动区之上。
3.如权利要求2所述的测试结构，其特征在于，所述第二通孔连线的个数为2个。
4.如权利要求3所述的测试结构，其特征在于，所述测试结构还包括第三金属连线，所述第三金属连线与所述第二通孔连线连接。
5.如权利要求4所述的测试结构，其特征在于，所述测试结构还包括第一测试盘、第二测试盘和第三测试盘，所述第一测试盘与所述第一金属连线相连，所述第二测试盘与所述第二金属连线相连，所述第三测试盘与所述第三金属连线相连。
6.如权利要求5所述的测试结构，其特征在于，所述测试结构还包括一选择单元，所述选择单元分别设置于所述第二测试盘与第二金属连线、第三测试盘与第三金属连线之间。
7.如权利要求6所述的测试结构，其特征在于，所述选择单元由4个PMOS器件组成。
8.如权利要求1所述的测试结构，其特征在于，所述第一金属连线与所述第一栅极通过第三通孔连线连接。
9.如权利要求8所述的测试结构，其特征在于，所述第三通孔连线的个数为2个。
10.如权利要求1所述的测试结构，其特征在于，所述测试单元内的第一通孔连线个数为2个。
11.如权利要求1所述的测试结构，其特征在于，所述测试单元的个数大于等于1000个。
【文档编号】H01L23/544GK203644758SQ201320806969
【公开日】2014年6月11日 申请日期:2013年12月9日 优先权日:2013年12月9日
【发明者】王贵明 申请人:中芯国际集成电路制造(北京)有限公司