测试结构的制作方法
【专利摘要】本实用新型提出一种测试结构，虚拟电阻与待测电阻结构平行并保持预定间距，虚拟通孔连线形成于虚拟电阻上，虚拟通孔连线之间保持预定间距，待测电阻结构的两端分别通过连接线连接至少一个二极管和虚拟电阻。在待测电阻结构两端连接与其平行并保持预定间距的虚拟电阻，在虚拟电阻上形成有多个虚拟通孔，并且所述虚拟电阻和待测电阻结构两端分别连接有二极管；使二极管导通时能够测量待测电阻结构的电子迁移，使二极管不导通时，能够测量虚拟通孔是否存在偏差，进而能够确定半导体器件的可靠性。
【专利说明】测试结构
【技术领域】
[0001]本实用新型涉及半导体制造领域，尤其涉及一种测试结构。
【背景技术】
[0002]电阻器件广泛应用于集成电路(IC)领域，传统的电阻器件通常为多晶硅或者掺杂的多晶硅，随着技术的发展，现有的高k值金属栅器件中，可以采用金属栅作为低阻值电阻器件，采用TiN或多晶硅作为高阻值电阻器件。
[0003]在电阻器件的可靠性的测试中，电子迁移(Electron migration, EM)是表征电阻器件可靠性是否良好的一个重要参数，由于电子迁移严重时能够导致电阻器件断开，因此电子迁移是电阻器件可靠性测试中必测参数之一。
[0004]请参考图1，图1为现有技术中用于测试电阻器件可靠性的测试结构，包括待测电阻10、四个测试端，第一测试端(也称为Force A)31、第二测试端(也称为Force B)32、第三测试端(也称为Sense A) 33和第四测试端(也称为Sense B) 34,所述第一测试端(也称为Force A) 31和第三测试端(也称为Sense A) 33通过通孔连线20与所述待测电阻10的一端相连，所述第二测试端(也称为Force B)32和第四测试端(也称为Sense B)34通过通孔连线20与所述待测电阻10的另一端相连。
[0005]在进行电阻的电子迁移测试时，只需在第一测试端31和第二测试端32施加测试电压，测量第三测试端33和第四测试端34之间的电流即可判断出电阻的可靠性如何。
[0006]随着半导体器件特征尺寸的持续缩减，集成电路的密度不断增加，电阻之间的距离也随之减小，伴随而来的是对通孔连线的位置精准度要求的更高。请参考图2，若通孔连线20产生了偏差(Offset)则会导致整个半导体器件的Vbd和TDDB不合格，进而致使半导体器件的性能降低。然而，现有技术中的测试结构无法测试上述问题。
实用新型内容
[0007]本实用新型的目的在于提供一种测试结构，既能够对电阻可靠性进行检测，又能够对通孔连线是否存在偏差进行检测。
[0008]为了实现上述目的，本实用新型提出了一种测试结构，所述结构包括:待测电阻结构、多个二极管、多个虚拟电阻、多个虚拟通孔连线以及连接线，其中，所述虚拟电阻与所述待测电阻结构平行并保持预定间距，所述虚拟通孔连线形成于所述虚拟电阻上，所述虚拟通孔连线之间保持预定间距，所述待测电阻结构的两端分别通过连接线连接至少一个二极管和虚拟电阻。
[0009]进一步的，所述待测电阻结构包括待测电阻、通孔连线、第一测试端以及第二测试端，其中，所述第一测试端的一端和第二测试端的一端通过所述通孔连线分别连接于所述待测电阻的两端，所述第一测试端的另一端和第二测试端的另一端分别与所述二极管和虚拟电阻相连。
[0010]进一步的，所述虚拟电阻为两个，分别平行位于所述待测电阻的两侧。[0011]进一步的，所述虚拟电阻和所述待测电阻保持的预定间距大于等于工艺要求的最小尺寸。
[0012]进一步的，所述虚拟通孔连线的个数大于等于100。
[0013]进一步的，所述虚拟通孔连线之间的预定间距大于等于工艺要求的最小尺寸。
[0014]进一步的，所述二极管为两个，分别位于所述述第一测试端和虚拟电阻之间以及所述第二测试端和虚拟电阻之间。
[0015]与现有技术相比，本实用新型的有益效果主要体现在，在待测电阻结构两端连接与其平行并保持预定间距的虚拟电阻，在虚拟电阻上形成有多个虚拟通孔，并且所述虚拟电阻和待测电阻结构两端分别连接有二极管；使二极管导通时能够测量待测电阻结构的电子迁移，使二极管不导通时，能够测量虚拟通孔是否存在偏差，进而能够确定半导体器件的可靠性。
【专利附图】
【附图说明】
[0016]图1为现有技术中用于测试电阻器件可靠性的测试结构；
[0017]图2为现有技术中通孔连线存在偏差的结构示意图；
[0018]图3为本实用新型一实施例中测试结构的结构示意图。
【具体实施方式】
[0019]下面将结合示意图对本实用新型的测试结构进行更详细的描述，其中表示了本实用新型的优选实施例，应该理解本领域技术人员可以修改在此描述的本实用新型，而仍然实现本实用新型的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本实用新型的限制。
[0020]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本实用新型由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
[0021]在下列段落中参照附图以举例方式更具体地描述本实用新型。根据下面说明和权利要求书，本实用新型的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本实用新型实施例的目的。
[0022]请参考图3，在本实施例中，提出了一种测试结构，所述结构包括:待测电阻结构、多个二极管300、多个虚拟电阻，在本实施例中仅示意两个虚拟电阻，分别为第一虚拟电阻110和第二虚拟电阻120、多个虚拟通孔连线210以及连接线310，其中，所述第一虚拟电阻110、第二虚拟电阻120与所述待测电阻结构平行并保持预定间距SI，所述虚拟通孔连线210形成于所述虚拟电阻上，所述虚拟通孔连线210之间保持预定间距S2，所述待测电阻结构的两端分别通过连接线310连接至少一个二极管300和虚拟电阻。
[0023]在本实施例中，所述待测电阻结构包括待测电阻100、通孔连线200、第一测试端410以及第二测试端420，其中，所述第一测试端410的一端和第二测试端420的一端通过所述通孔连线200分别连接于所述待测电阻100的两端，所述第一测试端410的另一端和第二测试端420的另一端分别与所述二极管300、第一虚拟电阻110和第二虚拟电阻120相连。
[0024]在本实施例中，所述第一虚拟电阻110和第二虚拟电阻120分别平行位于所述待测电阻100的两侧，所述第一虚拟电阻110、第二虚拟电阻120和所述待测电阻100保持的预定间距SI大于等于工艺要求的最小尺寸。所述二极管300为两个，分别位于所述第一测试端410和第一虚拟电阻110之间以及第二测试端420和第二虚拟电阻120之间。所述二极管300为肖特基二极管，能够承受较大的击穿电压，防止在测试时所述二极管300先被击穿，导致测试不准确。
[0025]在本实施例中，所述虚拟通孔连线210的个数大于等于100，所述虚拟通孔连线210之间的预定间距S2大于等于工艺要求的最小尺寸。
[0026]以所述第一虚拟电阻110的自由端111作为施加电压端(Force A),以所述第二虚拟电阻120的自由端121作为施加电压端(Force B)，第一测试端410作为测量端(SenseA)，第二测试端420作为测试端(Sense B)。
[0027]在进行电子迁移测试时,在Force A和Force B端施加测试电流,保证所述二极管300的导通，然后测量Sense A端和Sense B端的电压，通过该电压判断出所述待测电阻100的电子迁移性能进而判断其可靠性。
[0028]在进行Vbd和TDDB测试时，例如在Force A端施加-20V电压，在Force B端施加20V电压，保证所述二极管300处于断开状态，并使Sense A和Sense B端接地，从而测试Sense A和Sense B之间的电流,在电压合理范围内，若出现漏电流,则说明虚拟通孔连线210可能存在偏差(Offset)，此处需要强调的是，必须保证所述二极管300未被击穿，因此选用可承受较大击穿电压的肖特基二极管为佳。
[0029]综上，在本实用新型实施例提供的测试结构中，在待测电阻结构两端连接与其平行并保持预定间距的虚拟电阻，在虚拟电阻上形成有多个虚拟通孔，并且所述虚拟电阻和待测电阻结构两端分别连接有二极管；使二极管导通时能够测量待测电阻结构的电子迁移，使二极管不导通时，能够测量虚拟通孔是否存在偏差，进而能够确定半导体器件的可靠性。
[0030]上述仅为本实用新型的优选实施例而已，并不对本实用新型起到任何限制作用。任何所属【技术领域】的技术人员，在不脱离本实用新型的技术方案的范围内，对本实用新型揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本实用新型的技术方案的内容，仍属于本实用新型的保护范围之内。
【权利要求】
1.一种测试结构，其特征在于，所述结构包括:待测电阻结构、多个二极管、多个虚拟电阻、多个虚拟通孔连线以及连接线，其中，所述虚拟电阻与所述待测电阻结构平行并保持预定间距，所述虚拟通孔连线形成于所述虚拟电阻上，所述虚拟通孔连线之间保持预定间距，所述待测电阻结构的两端分别通过连接线连接至少一个二极管和虚拟电阻。
2.如权利要求1所述的测试结构，其特征在于，所述待测电阻结构包括待测电阻、通孔连线、第一测试端以及第二测试端，其中，所述第一测试端的一端和第二测试端的一端通过所述通孔连线分别连接于所述待测电阻的两端，所述第一测试端的另一端和第二测试端的另一端分别与所述二极管和虚拟电阻相连。
3.如权利要求2所述的测试结构，其特征在于，所述虚拟电阻为两个，分别平行位于所述待测电阻的两侧。
4.如权利要求2所述的测试结构，其特征在于，所述虚拟电阻和所述待测电阻保持的预定间距大于等于工艺要求的最小尺寸。
5.如权利要求2所述的测试结构，其特征在于，所述虚拟通孔连线的个数大于等于100。
6.如权利要求5所述的测试结构，其特征在于，所述虚拟通孔连线之间的预定间距大于等于工艺要求的最小尺寸。
7.如权利要求3所述的测试结构，其特征在于，所述二极管为两个，分别位于所述述第一测试端和虚拟电阻之间以及所述第二测试端和虚拟电阻之间。
【文档编号】H01L23/544GK203774317SQ201420148833
【公开日】2014年8月13日 申请日期:2014年3月28日 优先权日:2014年3月28日
【发明者】冯军宏 申请人:中芯国际集成电路制造(北京)有限公司