专利名称：单片集成电容器的制作方法
技术领域：
本发明大体上关于集成电路技术的领域，及更特定言之本发明是关于单片集成电容器。
背景技术：
具可由如交替电压于电容器而电子地改变的电容值电容器，有时称为可变电容器、可变电容或可调式电容器。名称可变电容器，表示可变电抗，但是常用于可变电容的特殊情况，该可变电容器用于无线应用以使该电路适用于已提供频率。例如，共振电路可设计为被动组件如电阻器R、感应器L及电容器C的平行组合。藉由改变电容，其总是较改变电感为容易，可调谐为所欲频率。可使用电容器制造具电压控制可变信号频率的电压控制振荡器(VCO)。
长期以来电子控制电容器已使用标准真空管、固态二极管、双极晶体管及MOS晶体管。它们都具可直接使用或与可提供所欲控制功能的电路一起使用的内建式电容器，已使用用于最适化该可变电容性能的特殊装置及它们大部分已利用特殊几何及掺杂轮廓而非引入新的观念，其理由主要是所欲的简单性以避免昂贵的制造方法。
该可调式电容器落在pn-结装置例如，如二极管，或异质-结装置例如，如MOS电容器的类别。
存在许多与各种应用有关的电容器的品质量度。在无线射频应用中最重要的此种量度为Q-值、调整范围、线性、再制性及尺寸，本发明主要焦点置于前两项。
要由电压U变化的电容C(U)是用于由具距离该结的可变边界距离W(U)的耗尽层所引起的pn-结及异质-结。对理想情况厚度正比于所施用电压平方根的倒数。对MOS情况唯一的差别为可使用串接氧化物电容器及额外电极以改变该耗尽层。
已知习知MOS可变电容器具有限电容变化，参考如J.Maget，M.Tiebout及R.Kraus”于标准0.25微米CMOS技术新颖MOS可变电容器于完全集成UMTS VCO的影响”IEEE电子装置期刊，卷37，发行7，七月2002，953-958页。主要问题为该电容为可在最小电容Cmin及最大电容Cmax间变化的可变电容Cvar及常数寄生电容Cp的总和。此给予(Cmax+Cp-)/(Cmin+Cp-)的调整范围，其中容易注意的是若该寄生电容Cp为大的则该范围被降级。该寄生电容Cp受限于该栅极电极及/或不活动pn-结的重叠，标准MOS可变电容器的调整范围的典型值为约2-3，然而具减少重叠电容的可变电容器的调整范围几乎为两倍更高。
发明内容
本发明目的为提供一种具可变电容的单片集成电容器，其可于较使用上述先前技艺电容器所能达到为大的范围调整。
在此方面本发明特别目的为提供此种电容器，其具较低寄生电容。
本发明进一步目的为提供此种电容器，其形成于一种SOI基材上。
本发明进一步目的为提供此种电容器，其可容易地及直接地制造。
这些目的是根据由所附权利要求所申请的单片集成电容器所得到的本发明。
根据本发明一个方向，提供一种具可变电容的单片集成电容器，其形成于一种SOI基材上，且其包括些微掺杂至第一掺杂形式的第一区域，掺杂至与该第一掺杂形式相反的第二掺杂形式及放置于该第一区域的第一侧的第二区域，掺杂至该第一掺杂形式及放置于该第一区域的第二侧(其与该第一侧相反)的第三区域，在该第一区域顶部的绝缘区域，及位于该绝缘区域顶部的第四掺杂区域。该第二及第四掺杂区域连接至第一电极，及该第三区域连接至第二电极。该第四掺杂区域与该第三区域横向分开一距离以减少寄生电容及由此增加该可变电容的调整范围。
较佳为，该集成电容器于CMOS SOI方法制造，其中该单片集成电容器叙述为习知MOS晶体管，于此该漏极区域掺杂形式已改变为相反掺杂形式，及于此该栅极为较短或是该漏极区域已移动远离该栅极，使得在该栅极及该漏极区域间存在横向分离距离。
该可变电容操作由具依据施用于在该电容器的电压而定在第一区域移动的耗尽层边界而得到。该电容器可为部分或完全耗尽区SOI装置。
在部分耗尽区的情况下，该耗尽层边界水平地(在接近于第二区域的第一区域下方部分)及垂直地(在第一区域上方中间部分)移动。
本发明其它特征及其优点可由下文所提供本发明较佳具体实施例的详细叙述及相关第1-5图而为明显的，这些图式仅提供做为说明，且因而不为本发明限制。
图1为根据本发明较佳具体实施例的单片集成电容器的高度放大截面区段视图。
图2及图3为构形用于不同耗尽条件的图1单片集成电容器的高度放大截面区段视图。
图4为电容做为本发明部分或完全耗尽区电容器，及先前技艺电容器的施用电压的函数的图。
图5为根据本发明进一步较佳具体实施例的单片集成电容器的配置。
具体实施例方式
根据本发明较佳具体实施例具在MOS SOI技术实施的可变电容的单片集成电容器的第一较佳具体实施例参考图1叙述之。
形成于SOI基材的该电容器包括些微掺杂至第一掺杂形式(如P)的第一层区域12、掺杂至与该第一掺杂形式相反的第二掺杂形式(如N+)，及放置于该第一层区域12的第一侧的第二层区域13、及掺杂至该第一掺杂形式(如P+)及放置于该第一层区域12的第二侧(其与第一侧相反)的第三层区域14。该三个层区域12、13、14由离子注入而形成于该SOI基材的单晶硅顶部层使得它们向下延伸至该SOI基材的绝缘层11。
薄绝缘层区域15，其较佳为硅氧化物，提供于该第一层区域12的顶部，及第四掺杂(如N+掺杂)层区域16提供于该绝缘层区域15的顶部。
该第二13及第四16掺杂区域连接至第一电极17，且第三区域14连接至第二电极18。根据本发明，该第四掺杂区域16与该第三层区域14横向分开一距离d以减少该寄生电容及由此增加该可变电容的范围。
该电容器结构可叙述为习知MOS晶体管(如NMOS晶体管)，于此该漏极区域掺杂形式(如N+)已改变为相反掺杂形式(如P+)及于此该栅极为较短或是该漏极已移动远离该栅极，使得在该栅极及该漏极间存在横向分离距离。如此，该第一层区域12为在MOS晶体管中于该源极及该漏极间的些微掺杂区域，其可称为本体、井或基材。该第二层区域13为源极，该第三层区域14为漏极但是具相反掺杂，该薄绝缘层区域15为栅极氧化物，及该第四掺杂层区域16为栅极硅化物。
本发明可变电容电容器或是可变电容器可配合至部分耗尽区或完全耗尽区SOI装置。
当于该电容器的施用电压改变时在传统可变电容器该耗尽层边界在一个空间维数于该第一层区域12移动，在本发明部分耗尽SOI电容器，该耗尽层边界21同时斜向一边地及向下地移动如在图2所示。在接近该绝缘层区域15的该第一层区域12中央该耗尽层边界21完全垂直地移动如由箭头22a所示，及在接近该第二层区域13的该第一层区域12的左边部份该耗尽层边界21完全水平地移动如由箭头22b所示，结果，该耗尽层边界21在该第一层区域12的左上方角落水平及垂直地移动如由箭头22c所示。
本发明完全耗尽区SOI电容器说明于图3。此处，该耗尽层边界由31表示，该耗尽层沿其横向延伸的主要部份向下延伸至该SOI绝缘层11。该SOI绝缘层11可防止任何未耗尽区域。
在该第四掺杂区域16与该第三层区域14间的横向分开距离d应为足够长以确保不管施用于该电容器的电压，该耗尽层边界无法移动至该第三单晶硅层区域14。
本发明电容器或是可变电容器包括两个结MOS-结及pn-结。对该两个结，该耗尽层随电压的变化为类似的，及当此层为小的，该电容器的边界为该两个耗尽层边界的总和。若它们不会交互作用，该电容器会行为类似该pn-结电容器及该MOS-结电容器的并联组合，然而，当该两个耗尽层彼此触及时，该C(U)关系改变。发现在Simon Sze，”半导体技术”，1981，Wiley，”球形结”章，73页，及”可变电容器”章，114页有对平面、圆形及球形结耗尽层边界如何延伸的比较。在本情况下及结果该耗尽层边界距该结的距离W(U)随该电压U变化的更快，及于是该电容C(U)亦随该电压U变化的更快。
对本发明部份耗尽区电容器41，本发明完全耗尽区电容器42，及对以垂直源极-井结43实施的习知pn-结可变电容器，该电容做为电压的函数分别示于图4。对习知pn-结可变电容器，在低及高电压电容变化为小的，本发明电容器显示大的电容变化。该部份耗尽区电容器在所有电压具一种大致电容斜率，然而该完全耗尽区电容器对高电压具接近固定值的电容，此是因为没有进一步耗尽可得到的事实。
限制调整范围的寄生电容Cp不具任何来自该栅极-源极重叠的贡献因为该栅极连接至该源极，该栅极-源极电容为非常小的因为取代典型上存在于晶体管的横向重叠，耗尽层是于该栅极边缘下方得到。最后该硅化物下方的氧化物层会如在所有SOI装置般引起部份或完全耗尽以进一步减少该寄生电容Cp。
现在参考图5，其显示单片集成电容器的配置，将叙述本发明进一步具体实施例。此单片集成电容器，其具环状形式配置，较佳为具根据图2的截面区段。在图5中，参考数字51及52定界该第二层区域13(掺杂至N+)；52及53定界该第一层区域12(掺杂至P)；53定界该第三层区域14(掺杂至P+)；且54及55定界该第四掺杂层区域16。该耗尽层边界由参考数字56表示。且所说明电容器的环状为方形的，矩形、圆形、或椭圆形为相同良好的。
如在图5所示在此具体实施例中可能使该耗尽层边界移动(其在图2具体实施例中由两个正交移动控制)由三个正交移动控制。该耗尽层边界56在接近该第二层区域13的该第一层区域12的上方部份水平地及垂直地移动如由箭头57a-b所示。然而，在这两个位置该耗尽层边界56的水平移动为互相正交的，如此，在接近该第一层区域12的角落的位置，该耗尽层边界56在三个正交方向移动如由箭头57c所示。此配置可能使得该调整范围进一步增加。
由本发明原则，具大调整范围及高Q-值的电容器或是可变电容器可以标准MOS SOI方法的微小变更制造且不使用沟渠。使用习知CMOS方法，典型上仅一个额外屏蔽必须使用以不植布该第一层区域12于该栅极区域外部。
虽然本发明主要意欲用于无线射频硅化物装置，其亦可良好地用于其它种类的SOI装置。
而且，本发明电容器可使用倒反掺杂形式制造使得该电容器类似于PMOS SOI晶体管而非NMOS SOI晶体管。
权利要求
1.一种具可变电容的单片集成电容器，包括掺杂至第一掺杂形式(P)的第一单晶硅层区域(12)，掺杂至第二掺杂形式(N)及放置于该第一单晶硅层区域的第一侧的第二单晶硅层区域(13)，该第二掺杂形式与该第一掺杂形式相反，掺杂至该第一掺杂形式(P+)及放置于该第一单晶硅层区域的第二侧的第三单晶硅层区域(14)，该第二侧与该第一侧相反，及该第三单晶硅层区域的掺杂高于该第一单晶硅层区域的掺杂，绝缘材料的层区域(15)，位在该第一单晶硅层区域顶部，经掺杂区域(16)，位在绝缘材料的该层区域(15)顶部，该电容器的第一电极(17)，连接至该第二单晶硅层区域(13)及该经掺杂区域(16)，及该电容器的第二电极(18)，连接至该第三单晶硅层区域(14)，其特征在于该单片集成电容器形成于绝缘材料的层(11)上，及该经掺杂层区域(16)与该第三单晶硅层区域(14)横向分开一距离(d)。
2.根据权利要求1所述的单片集成电容器，其中设有一耗尽层边界(21；31)以依据施用于该电容器的电压而在该第一单晶硅层区域(12)移动以由此得到该可变电容。
3.根据权利要求2所述的单片集成电容器，其中该距离(d)足够长以确保不管施用于该电容器的电压该耗尽层边界(21；31)无法移动至该第三单晶硅层区域(14)。
4.根据权利要求2或3所述的单片集成电容器，其中该耗尽层边界(21；31)乃设为在该第一单晶硅层区域(12)的下方部份水平地移动及在该第一单晶硅层区域(12)的上方部份垂直地移动。
5.根据权利要求2-4任一所述的单片集成电容器，其中该第一、第二及第三单晶硅层区域以环状方式提供，及该耗尽层边界(21；31)乃设为在该第一单晶硅层区域(12)三度空间地移动。
6.根据权利要求1-5任一所述的单片集成电容器，其中该电容器与CMOS晶体管在SOI基材集成。
7.根据权利要求1-6任一所述的单片集成电容器，其中该电容器为一种部份耗尽区SOI装置。
8.根据权利要求1-6任一所述的单片集成电容器，其中该电容器为一种完全耗尽区SOI装置。
全文摘要
一种具可变电容及形成于SOI基材的集成电容器，包括轻度掺杂至第一掺杂形式(P)的第一区域(12)，掺杂至与该第一掺杂形式相反的第二掺杂形式(N+)及放置于该第一区域的第一侧的第二区域(13)，掺杂至该第一掺杂形式(P+)及放置于该第一区域的第二侧(其相对于该第一侧)的第三区域(14)，位于该第一区域顶部的绝缘区域(15)，及在该绝缘区域(15)顶部第四经掺杂区域(16)。该第二及第四经掺杂区域连接至第一电极(17)，及该第三区域连接至第二电极(18)。该第四经掺杂区域(16)与该第三区域(14)横向分开一距离(d)以增加该可变电容的范围。
文档编号H01L29/93GK1744317SQ200510099688
公开日2006年3月8日 申请日期2005年9月2日 优先权日2004年9月3日
发明者T·阿恩博格 申请人:因芬尼昂技术股份公司