专利名称：：非挥发性记忆胞与其制造方法及非挥发性记忆体制造方法
技术领域：
：本发明涉及一种记忆体元件与其制造方法，特别是涉及一种非挥发性记忆胞与其制造方法以及非挥发性记忆体的制造方法。
背景技术：
：在半导体应用元件中，非挥发性记忆体具有体积小、存取速度快及耗电量低的优点，因此，近来被使用于数码照相机(DigitalStillCameras)及记忆体卡片(MemoryCard)等可携式掌上型终端器(PortableHandyTerminal)的大量储存(MassStorage)元件中。非挥发性记忆体是由多数个以阵列排列的记忆胞所构成。其中，横向排列的记忆胞是藉由字符线彼此串接，而纵向排列的记忆胞是藉由位元线(位元即为位，以下均称为位元)彼此串接。而且，一般说来，埋入于基底的条状的源极/汲极区可以作为埋入式位元线使用。然而，为了提升元件积集度，元件尺寸日益缩小的结果，却导致源极/汲极区(埋入式位元线)阻值日益升高，进而影响的元件的操作。此外，由于源极/汲极区是埋入于基底中，因此仍需藉由接触窗来达成与外界电性连接的目的。然而，随着元件尺寸的缩小，在形成接触窗的过程中，亦遭遇到愈来愈多的困难。
发明内容本发明的目的在于，提供一种新的非挥发性记忆胞的制造方法，所要解决的技术问题是使其可以解决因元件积集度提升所衍生的问题，从而更加适于实用。本发明的另一目的在于，提供一种新型的非挥发性记忆胞，所要解决的技术问题是使其可以降低记忆胞中的掺杂区的阻值，从而更加适于实用。本发明的再一目的在于，提供一种新的非挥发性记忆体的制造方法，所要解决的技术问题是使其可以整合记忆胞区与周边电路区的制程，从而更加适于实用。本发明提出一种非挥发性记忆胞的制造方法，此方法是先于基底上形成数个堆叠闸极结构，其中各个堆叠闸极结构从基底由下而上依序为底介电层、电荷储存层、顶介电层与控制闸极层。之后，于这些堆叠闸极结构的侧边的基底中形成数个掺杂区。然后，于堆叠闸极结构的侧壁上形成数个间隙壁。继之，于裸露的掺杂区上形成数个导体垫层。依照本发明的较佳实施例所述的非挥发性记忆胞的制造方法，上述的导体垫层是由一硅层与位于该硅层上的一硅化金属层所构成。其形成方法例如是先于基底上形成一硅材料层，其覆盖堆叠闸极结构、间隙壁与裸露的掺杂区。接着，移除部分硅材料层。然后，于保留下来的硅材料层上形成一金属层，其中金属层的材质例如是钴、钨或钛。之后，进行一热制程。依照本发明的较佳实施例所述的非挥发性记忆胞的制造方法，上述的掺杂区例如是埋入式位元线。依照本发明的较佳实施例所述的非挥发性记忆胞的制造方法，在形成上述的导体垫层之后，更包括于导体垫层上形成数个介电层。由于本发明在掺杂区上形成导体垫层，因此可以降低掺杂区(埋入式位元线)的阻值。此外，藉由导体垫层的形成，亦可使得后续的接触窗制程变得容易进行。本发明再提出一种非挥发性记忆胞的结构，其是由基底、数个堆叠闸极结构、数个掺杂区、数个导体垫层以及数个间隙壁所构成。其中，堆叠闸极结构配置于基底上，从基底由下而上依序为底介电层、电荷储存层、顶介电层与控制闸极层。掺杂区配置于堆叠闸极结构的侧边的基底中。导体垫层配置于掺杂区上。间隙壁配置于堆叠闸极结构侧壁，且位于导体垫层与堆叠闸极结构之间。依照本发明的较佳实施例所述的非挥发性记忆胞，上述的导体垫层是由一硅层与位于该硅层上的一硅化金属层所构成。其中，硅化金属层的材质可以是硅化钴、硅化钨或硅化钛。依照本发明的较佳实施例所述的非挥发性记忆胞，上述的掺杂区为埋入式位元线。依照本发明的较佳实施例所述的非挥发性记忆胞，更包括数个介电层配置于上述的导体垫层上。由于本发明的非挥发性记忆胞其在掺杂区上配置有导体垫层，因此可大幅降低掺杂区(埋入式位元线)的阻抗。本发明又提供一种非挥发性记忆体的制造方法，此方法是先提供一基底，其具有一记忆胞区与一周边电路区。接着，于记忆胞区的基底上形成数个第一堆叠闸极结构，其中，各第一堆叠闸极结构由基底从下而上依序为底介电层、电荷储存层、顶介电层与控制闸极层。另外，于周边电路区的基底上形成数个第二堆叠闸极结构，其中，各第二堆叠闸极结构由基底从下而上依序为一闸介电层与闸极层。之后，于第一堆叠闸极结构的侧边的基底中形成数个第一掺杂区，并且于第二堆叠闸极结构的侧边的基底中形成数个第二掺杂区。然后，于第一堆叠闸极结构的侧壁上形成数个第一间隙壁，并且于第二堆叠闸极结构的侧壁上形成数个第二间隙壁。继之，于裸露的第一掺杂区上形成数个第一导体垫层，并且于裸露的第二掺杂区上形成数个第二导体垫层，其中，各第一导体垫层与各第二导体垫层是由一硅层与位于硅层上的一硅化金属层所构成。依照本发明的较佳实施例所述的非挥发性记忆体的制造方法，上述的第一导体垫层与第二导体垫层的形成方法包括先于基底上形成一硅材料层，覆盖第一堆叠闸极结构、第二堆叠闸极结构、第一间隙壁、第二间隙壁以及裸露的第一掺杂区与第二掺杂区。接着，移除部分该硅材料层。然后，于保留下来的硅材料层上形成一金属层，此金属层的材质例如是钴、钨或钛。之后，再进行一热制程。依照本发明的较佳实施例所述的非挥发性记忆体的制造方法，上述的第一掺杂区为埋入式位元线。依照本发明的较佳实施例所述的非挥发性记忆体的制造方法，其中在形成上述第一导体垫层与第二导体垫层之后，更包括于第一导体垫层上形成数个介电层。由于本发明在记忆胞区的掺杂区上形成导体垫层，因此可以降低这个掺杂区(埋入式位元线)的阻值。此外，藉由上述方法的进行，可以整合半导体晶片上记忆胞区与周边电路区的制程。经由上述可知，本发明是有关于一种非挥发性记忆胞与其制造方法及非挥发性记忆体制造方法。在该非挥发性记忆胞的制造方法中，先于基底上形成数个堆叠闸极结构，并于堆叠闸极结构的侧边的基底中形成数个掺杂区。然后，于该些堆叠闸极结构的侧壁上形成数个间隙壁。之后，于暴露的部分掺杂区上形成数个导体垫层。由于导体垫层的形成，可以降低记忆胞的掺杂区的阻值。借由上述技术方案，本发明非挥发性记忆胞与其制造方法及非挥发性记忆体制造方法至少具有下列优点1.本发明藉由在掺杂区上形成导体垫层，可以有效降低掺杂区的阻值，进而提高元件效能。2.本发明先于掺杂区上形成一层硅层，之后再将硅化金属层形成于其上。如此可以藉由硅层有效地控制硅化金属层的厚度。而且，更可以避免习知因掺杂区深度过浅，而使得所形成的硅化金属层的厚度大于掺杂区深度的问题。3.由于本发明于掺杂区上形成导体垫层，因此在形成接触窗的制程中，接触窗开口的高宽比可以缩小，如此将有助于接触窗的形成。4.本发明的记忆胞的制造方法可以单独进行，或是整合周边电路区的制程一起进行。上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。图1为依照本发明一较佳实施例的一种非挥发性记忆体其记忆胞区的俯视示意图。图2为由图1中的I-I’剖面所得的剖面示意图。图3A至图3C是依照本发明一较佳实施例的一种非挥发性记忆体的制造流程剖面示意图。100、300基底102、306堆叠闸极结构104、326掺杂区106、334导体垫层108、330间隙壁110、310底介电层112、312电荷储存层114、314顶介电层116、316控制闸极层118、338硅层120、340硅化金属层122、342、342a介电层124、344字符线126接触窗302记忆胞区304周边电路区318闸介电层320闸极层322罩幕层346导体层具体实施方式为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的非挥发性记忆胞与其制造方法及非挥发性记忆体制造方法具体实施方式、结构、制造方法、步骤、特征及其功效，详细说明如后。图1是绘示依照本发明一较佳实施例的一种非挥发性记忆体其记忆胞区的俯视示意图，图2是绘示由图1中的I-I’剖面所得的剖面示意图。请同时参阅图1与图2所示，本发明的非挥发性记忆体其记忆胞区中的记忆胞是由基底100、堆叠闸极结构102、掺杂区104、导体垫层106、与间隙壁108所构成。其中，基底100例如是硅基底。此外，堆叠闸极结构102配置在基底100上，且由基底100由下而上依序为底介电层110、电荷储存层112、顶介电层114与控制闸极层116。在一实施例中，底介电层110例如是一穿隧层，其材质例如是氧化硅；电荷储存层112例如是一电荷捕捉层，其材质例如是氮化硅；顶介电层114例如是一电荷阻挡层，其材质例如是氧化硅；控制闸极层116的材质例如是掺杂多晶硅，以构成一氮化硅唯读记忆胞。在另一实施例中，底介电层110例如是一穿隧层，其材质例如是氧化硅；电荷储存层112例如是一浮置闸极层，其材质例如是掺杂多晶硅；顶介电层114例如是一闸间介电层，其材质例如是氧化硅/氮化硅/氧化硅；控制闸极层116的材质例如是掺杂多晶硅，以构成一快闪记忆胞。另外，掺杂区104配置于堆叠闸极结构102的侧边的基底100中。掺杂区104对于单一记忆胞(单一个堆叠闸极结构102)而言，可视为源极/汲极区，而对于多个记忆胞而言，可以作为连接各个记忆胞的埋入式位元线。此外，导体垫层106配置于掺杂区104上。导体垫层106可以是一层金属层、一层导电材料层、或是由一层硅层120与位于硅层118上的硅化金属层120所构成堆叠层。其中，硅化金属层120的材质例如为硅化钴、硅化钨、硅化钛等。值得一提的是，由于在掺杂区104上配置有导体垫层106，因此，可以有效降低掺杂区104的阻值，而提高元件效能。另外，间隙壁108配置于堆叠闸极结构102的侧壁，且位于导体垫层106与堆叠闸极结构102之间。间隙壁的材料例如是氮化硅等绝缘材料。除此之外，本发明的记忆胞更可包括有介电层122配置在导体垫层106上，此介电层122填满相邻二堆叠闸极结构102之间的间隙。此外，在一实施例中，更包括有字符线124配置在介电层122与堆叠闸极结构102上，用以连接各个记忆胞(堆叠闸极结构102)的控制闸极层116。另外，由于作为源极/汲极区的掺杂区104是埋入于基底100中，因此更可于介电层122中配置接触窗126，而使掺杂区104藉由接触窗126与外界电性连接。由于本发明的记忆胞在掺杂区上配置有导体垫层，因此，可以有效降低掺杂区的阻值，进而提高元件效能。以下是以图3A至图3C说明上述的记忆胞的制造方法。在下述的制造方法中，除了说明记忆胞区的制程之外，周边电路区的制程是一并说明。请参阅图3A所示，提供基底300，此基底300具有记忆胞区302与周边电路区304。接着，于记忆胞区302的基底300上形成堆叠闸极结构306。其中，堆叠闸极结构306由基底300从下而上依序为底介电层310、电荷储存层312、顶介电层314与控制闸极层316。周边电路区304由基底300从下而上依序为闸介电层318与闸极层320。此外，堆叠闸极结构306的形成方法例如是利用罩幕层322进行图案化制程以形成。在一实施例中，上述的底介电层310例如是一穿隧层，其材质例如是氧化硅；电荷储存层312例如是一电荷捕捉层，其材质例如是氮化硅；顶介电层314例如是一电荷阻挡层，其材质例如是氧化硅；控制闸极层316的材质例如是掺杂多晶硅，以构成一氮化硅唯读记忆胞。在另一实施例中，上述的底介电层310例如是一穿隧层，其材质例如是氧化硅；电荷储存层312例如是一浮置闸极层，其材质例如是掺杂多晶硅；顶介电层314例如是一闸间介电层，其材质例如是氧化硅/氮化硅/氧化硅；控制闸极层316的材质例如是掺杂多晶硅，以构成一快闪记忆胞。之后，于堆叠闸极结构306的侧边的基底300中形成掺杂区326。其中，掺杂区326的形成方法例如是以堆叠闸极结构306为罩幕，进行离子植入制程，而形成之。此外，位于记忆胞区302中的掺杂区326对于单一记忆胞(单一个堆叠闸极结构306)而言，可视为源极/汲极区，而对于多个记忆胞而言，可以作为连接各个记忆胞的埋入式位元线。然后，于堆叠闸极结构306的侧壁上形成间隙壁330。间隙壁330的材质例如是氮化硅等绝缘材料。间隙壁330的形成方法例如是于基底300上形成一层间隙壁材料层(图中未示)，覆盖整个结构，然后再进行非等向性蚀刻制程，而形成之。继之，请参阅图3B所示，于裸露的掺杂区326上形成导体垫层334。其中，导体垫层334可以是一层金属层、一层导电材料层、或是由一层硅层338与位于硅层338上的硅化金属层340所构成堆叠层。其中，硅化金属层340的材质例如为硅化钴、硅化钨、硅化钛等。此外，对于堆叠层的导体垫层334而言，其形成方法例如是于基底300上形成一整层的硅材料层(图中未示)，覆盖堆叠闸极结构306、间隙壁330与裸露的掺杂区326。之后，利用回蚀刻的方式移除部分的硅材料层，而形成硅层338。接着，于硅层338上形成一金属层(图中未示)，并且进行一热制程，使金属层与硅层338反应而生成硅化金属层340，其中金属层的材质例如是钴、钨或钛。值得一提的是，本发明藉由在记忆胞区的掺杂区上形成导体垫层可以有效降低掺杂区的阻值，进而提高元件效能。此外，相较于习知直接于掺杂区上形成硅化金属层，本发明先于掺杂区上形成一层硅层，之后再将硅化金属层形成于其上。如此可以藉由硅层有效地控制硅化金属层的厚度。而且，更可以避免习知因掺杂区深度过浅，而使得所形成的硅化金属层的厚度大于掺杂区深度的问题。接着，请继续参照图3B，于基底300上形成介电层342。介电层342的材质例如是氧化硅、氮化硅等绝缘材料。介电层342的形成方法例如是化学气相沉积制程。然后，请参阅图3C所示，移除部分介电层342以及罩幕层322。移除部分介电层342以及罩幕层322的方法例如是以堆叠闸极结构306与闸极层320为研磨终点，进行化学机械研磨制程或是以化学溶液去除。在一实施例中，在形成介电层342a之后，更可于记忆胞区302的堆叠闸极结构306与介电层342a上，形成字符线344，以电性连接各个记忆胞(堆叠闸极结构306)，并于周边电路区304的闸极层320上形成一层导体层346。字符线344以及导体层346的材质例如是多晶硅。此外，由于记忆胞区302中的作为源极/汲极区的掺杂区326是埋入于基底300中，因此更可藉由介电层342a中形成如图1所示的接触窗126，而使掺杂区326能与外界电性连接。而且，由于掺杂区326上已形成有导体垫层334，因此在形成接触窗的制程中，接触窗开口的高宽比可以缩小，如此将有助于接触窗的形成。另外，值得一提的是，本发明的记忆胞的制造方法可与周边电路区的制程一起进行，使周边电路区的元件也能配置有掺杂区上的导体垫层。以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但是凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。权利要求1.一种非挥发性记忆胞的制造方法，其特征在于其包括以下步骤提供一基底；于该基底上形成多数个堆叠闸极结构，其中各该堆叠闸极结构由该基底依序为一底介电层、一电荷储存层、一顶介电层与一控制闸极层；于该些堆叠闸极结构的侧边的该基底中形成多数个掺杂区；于该些堆叠闸极结构的侧壁上形成多数个间隙壁；以及于裸露的该些掺杂区上形成多数个导体垫层。2.根据权利要求1所述的非挥发性记忆胞的制造方法，其特征在于其中各该导体垫层是由一硅层与位于该硅层上的一硅化金属层所构成。3.根据权利要求2所述的非挥发性记忆胞的制造方法，其特征在于其中所述的该些导体垫层的形成方法包括于该基底上形成一硅材料层；移除部分该硅材料层；于保留下来的该硅材料层上形成一金属层；以及进行一热制程。4.根据权利要求3所述的非挥发性记忆胞的制造方法，其特征在于其中所述的金属层的材质包括钴、钨或钛。5.根据权利要求1所述的非挥发性记忆胞的制造方法，其特征在于其中所述的该些掺杂区为埋入式位元线。6.根据权利要求1所述的非挥发性记忆胞的制造方法，其特征在于其中在形成该些导体垫层之后，更包括于该些导体垫层上形成多数个介电层。7.一种非挥发性记忆胞，其特征在于其包括一基底；多数个堆叠闸极结构，配置于该基底上，其中各该堆叠闸极结构由该基底依序为一底介电层、一电荷储存层、一顶介电层与一控制闸极层；多数个掺杂区，配置于该些堆叠闸极结构的侧边的该基底中；多数个导体垫层，配置于该些掺杂区上；多数个间隙壁，配置于该些堆叠闸极结构侧壁，且各该间隙壁位于各该导体垫层与各该堆叠闸极结构之间。8.根据权利要求7所述的非挥发性记忆胞，其特征在于其中各该导体垫层是由一硅层与位于该硅层上的一硅化金属层所构成。9.根据权利要求8所述的非挥发性记忆胞，其特征在于其中所述的硅化金属层的材质包括硅化钴、硅化钨或硅化钛。10.根据权利要求7所述的非挥发性记忆胞，其特征在于其中所述的该些掺杂区为埋入式位元线。11.根据权利要求7所述的非挥发性记忆胞，其特征在于更包括多数个介电层配置于该些导体垫层上。全文摘要本发明是有关于一种非挥发性记忆胞与其制造方法及非挥发性记忆体制造方法。在该非挥发性记忆胞的制造方法中，先于基底上形成数个堆叠闸极结构，并于堆叠闸极结构的侧边的基底中形成数个掺杂区。然后，于该些堆叠闸极结构的侧壁上形成数个间隙壁。之后，于暴露的部分掺杂区上形成数个导体垫层。由于导体垫层的形成，可以降低记忆胞的掺杂区的阻值。文档编号H01L27/105GK1933126SQ20051010341公开日2007年3月21日申请日期2005年9月15日优先权日2005年9月15日发明者翁孟暄,韩宗廷,陈铭祥申请人:旺宏电子股份有限公司