专利名称：一种裸晶及其制造方法
技术领域：
本发明涉及一种裸晶的制造方法，尤其是关于所制成裸晶具有贯穿裸晶的制程基材、但不贯穿裸晶的半穿隧式电路接点。
背景技术：
一般集成电路的现有制法，如图1所示，包括以下步骤a)提供一半导体基材01；b)对步骤a)的半导体基材01的正面(active side)制作半导体组件02的电极、离子布植及扩散单元02a；c)制作其它电极或单元02b以构成一完整半导体组件02；d)制作电路06及电路衔接点05以制成一颗完整裸晶10；e)利用裸晶10表面的电路衔接点05与其它电路或组件相接，并进行封装。
以前述现有制法所制得的裸晶10，其基本结构为裸晶10的正面(active side)包含电路、组件及电路衔接点，但裸晶10的背面(inactive side)仅为半导体基材01且没有电路衔接点存在，故裸晶10的电路或电性导通路径无法从正面到达背面。
因此，裸晶10的传统封装结构，只能从裸晶10的正面与其它电路连接，根本不能从背面与其它电路连接。
例如，单颗IC的传统封装结构，如图2a所示，将裸晶10背面贴在金属导线架09上，再以金线07连接裸晶10正面的电路衔接点05及该金属导线架09，以构成单颗IC 08的传统导线架封装结构。
例如，单颗IC的覆晶封装结构，如图2b所示，就是将裸晶10的正面翻过来覆盖在电路基板11上，且让裸晶10正面的电路衔接点05通过使用锡球12与电路基板11的电路衔接点11a构成电性连接。
例如，使用两颗裸晶的系统整合封装结构，如图3a所示，就是使两颗裸晶10的背面贴在同一电路基板11上，再以金线07各别连接单颗裸晶10正面的电路衔接点05与电路基板11的电路衔接点11a，以构成一种经系统整合封装的单颗IC 08。这种IC 08通过两颗裸晶10封装在同一电路基板11上可缩短两颗裸晶10之间的传输距离，故可提升效率。
例如，使用两颗裸晶的另一种系统整合封装结构，如图3b所示，就是使用两颗裸晶10以覆晶封装结构与电路基板11的电路衔接点11a构成电性连接，并构成一种经系是统整合封装的单颗IC 08。
例如，使用两颗裸晶的堆栈封装结构，如图4a所示，就是其中一颗裸晶10先封装成单颗IC 08a，再通过打金线07使得两颗裸晶10以堆栈方式封装在同一电路基板11上，并构成一种使用堆栈封装结构的单颗IC 08。这种IC 08通过两颗裸晶10以堆栈方式封装在同一电路基板11上，可以减少电路基板的使用数目和降低电路基板及封胶的厚度。
例如，使用两颗IC的另一种堆栈封装结构，如4b所示，就是利用打金线07及覆晶方式使得两颗裸晶10可以堆栈封装，并构成一种含覆晶封装结构及堆栈封装结构的IC 08。
以上各种IC 08所使用的传统裸晶10，其缺点就是裸晶10的背面没有电路衔接点存在。因此，使用两颗裸晶10做系统整合封装或堆栈封装结构的时候，裸晶10与裸晶10之间必须通过使用电路基板11才可相互连通。这种结构导致IC 08的堆栈层数及封装厚度受到使用电路基板11的限制，在有限空间及面积之下，IC 08的封装厚度无法更薄。其原因如下所述1.堆栈层数受限制如图4a所示，裸晶10与裸晶10之间必须通过使用电路基板11才可相互连通，所以电路基板11必须预留许多电路衔接点11a以提供给金线07相接，但在有限的面积范围之下，电路基板11上的电路衔接点11a无法大量增加，导致裸晶10能够堆栈的层数受到限制。
2.封装厚度无法更薄如图4b所示，两颗裸晶10上下堆栈的时候，在两颗裸晶10之间必须通过由金线07或电路基板11相连，而金线07所形成的弧形高度及电路基板11厚度难以降低，故IC 08的堆栈封装厚度很难减少。
为了突破现有堆栈封装技术，各式贯穿半导体制程基材的技术相继而生。如图5a所示，美国专利第6429096号的内容，则揭示在裸晶10制作完成之后，从裸晶10正面的电路衔接点05开设一贯穿孔15且贯穿至裸晶10的背面。之后，再通过对所开设的贯穿孔15填入导电金属16，使得该贯穿孔15形成一贯穿式接点13。
所以，如图5b所示，依据美国专利第6429096号所制成的裸晶10具有贯穿式接点13，且从裸晶10的正面贯穿到裸晶10的背面。因此，裸晶10的正面及背面可设成具有电路衔接点05a及05b，且该裸晶10通过贯穿式接点13使得正面的电路接点05a与背面的电路接点05b构成相通。
如图5c所示，使用二颗以上的这种裸晶10做上下堆栈的时候，通过使用焊接材料12，可使每颗裸晶10应用贯穿式接点13形成并联连接，因此，多颗这种裸晶10得以上下堆栈且构成电性并联连接的方式直接封装在同一电路基板11上。
如图6a所示，另一篇美国专利第6982487号的内容，则揭示在裸晶10制作完成之后，从裸晶10正面的电路衔接点05开挖一凹孔15a深入到制程基材01。接着，从裸晶10背面将制程基材01磨除直到露出凹孔15a为止，之后，再在凹孔15a的孔壁上沉积导电金属16。
如图6b所示，该专利是利用一特殊载具19使裸晶10与特殊载具19共同组成一裸晶组件10a，此裸晶组件10a的正面及背面就具有电路衔接点05a及05b。
如图6c所示，使用二颗以上的裸晶组件10a做上下堆栈的时候，应用设于每颗裸晶组件10a正面的电路衔接点05a与背面的电路衔接点05b为电性相通的特性，再通过使用焊接材料12，可使多颗这种裸晶组件10a以上下堆栈且构成电性并联连接的方式直接封装在同一电路基板11上。
上述这两篇美国专利虽然揭示设于裸晶10或裸晶组件10a正面的电路接点05a与背面的电路接点05b构成电性相通，但其所揭示的制造方法或在实际使用上却有下述的缺点1.制备过程不容易且具风险。
上述两篇美国专利都揭示在裸晶制作完成之后才进行电路贯穿制程，但在电路贯穿制程中必须贯穿裸晶的导电层及组件层，故易造成裸晶损坏。
2.在裸晶正面的电路衔接点正下方不得设有电路或半导体组件。
当裸晶正面的电路衔接点正下方设有电路或半导体组件的时候，上述两篇美国专利在裸晶制作完成之后才进行电路贯穿制备过程的制造方法必定会造成裸晶损坏。在这种情况下，为避免裸晶的电路或半导体组件在进行电路贯穿制备过程的时候造成损坏，如图7a所示，裸晶的电路或半导体组件必须绕过电路衔接点，但如果电路接点数目太多，裸晶的电路设计就会造成困扰。
3.只能作并联式堆栈封装。
如图7b所示，由于裸晶10正面与反面的电路衔接点05呈上下位置对正布置，这种结构只能做电性并联的堆栈封装，无法做其它变化及应用。
发明内容
有鉴于此，本发明的主要目的是提供一种裸晶的制造方法，在裸晶的制备过程中，先对制程基材预制贯穿或不贯穿该制程基材的半穿隧式电路接点，再继续进行裸晶制备过程，以制得一种裸晶的制程基材背面具有电路衔接点的裸晶。
本发明的另一目的是提供一种裸晶的结构，其特征为裸晶的正面及/或背面设有电路衔接点，且具有至少一个半穿遂式电路接点贯穿制程基材，而且，半穿遂式电路接点的一端露出在制程基材的背面，且构成该制程基材背面的电路衔接点，另一端与裸晶的内层电路相连接。
本发明的裸晶可以将电路衔接点布局在裸晶的正面及/或背面上之外，也可将电路衔接点布局在裸晶内部的组件层及导线层的上面或下面，因此，本发明的裸晶具有多样性的电路衔接点布局及设计，并可视需求进行电性并联或电性串联堆栈封装及系统整合封装，可以减少裸晶的封装体积。
图1是一般集成电路的传统制法示意图。
图2a及图2b是单颗IC的传统封装结构示意图。
图3a及图3b是使用两颗芯片的IC传统系统整合封装示意图。
图4a及图4b是传统堆栈封装结构示意图。
图5a至图5c是美国专利6429096的堆栈封装结构说明图。
图6a至图6c是美国专利6982487的堆栈封装结构说明图。
图7a及图7b是传统堆栈封装的缺点说明图。
图8a至图8d是本发明的半穿遂式电路接点技术的其中一实施方法。
图9是本发明半穿遂式电路接点技术的另一种实施方法。
图10a及图10b是本发明的半穿遂式电路接点技术的其中一实施方法。
图11a至图11f是本发明的裸晶有各种电路衔接点布局及设计的说明图。
图12a至图12e是运用本发明的半穿遂式电路接点技术做单一IC封装的结构说明图。
图13a至图13e是运用本发明半穿遂式电路接点技术做IC堆栈封装的结构示意图。
图14a至图14e是运用本发明的半穿遂式电路接点技术做IC系统整合封装及堆栈结构示意图。
图15a至图15c是本发明用在光电组件及机电组件的具体实施例。
组件符号简单说明01、半导体基材或制程基材 02、机电组件或半导体组件03、组件层 04、介电材质层05、电路衔接点 05a、电路衔接点05b、电路衔接点05c、电路衔接点06、电路 07、金线08、IC(集成电路) 08a、IC(集成电路)09、金属架(导线架) 10、裸晶
10a、裸晶组件11a、电路衔接点11、电路基板 12、焊接材质(锡球)13、贯穿式接点 15、贯穿孔15a、凹孔16、导电金属17、预制层 18、半隧式电路接点18d、半隧式电路接点的一端19、特殊载具20、导电材质 21、透光材质22、电子组件具体实施方式
本发明所揭示的裸晶，是应用半导体晶圆制程制成，且在裸晶的制造过程中先对半导体基材(或称制程基材)预制将来进行封装时可使用于对外连接的电路接点，由于这种电路接点只有贯穿裸晶的制程基材，而不会直接贯穿裸晶，故以下将此电路接点称为“半穿隧式电路接点”。因此，本发明的裸晶制法，是先对制程基材完成半穿隧式电路接点的制作之后，再继续进行裸晶未完成的制程。
根据这种制法所制得的裸晶，其制程基材至少具有一个半穿遂式电路接点，而且该半穿遂式电路接点是贯穿裸晶的制程基材，使得半穿遂式电路接点的一端构成该制程基材背面的电路衔接点，而半穿遂式电路接点的另一端与设于裸晶内部的电路相连接。
本发明所示的一种裸晶制法，如图8a所示，包括以下步骤
a)提供一半导体基材或制程基材01；本发明所使用的制程基材01，一般选用以单晶硅、石英、三五族元素为半导体基材。而且，所提供的制程基材01可使用尚未加工的制程基材01，也可使用如图9所示的已完成部份组件02制作的制程基材01。
b)对步骤a)的制程基材01制作半穿遂式电路接点18，包括b1)利用半导体微影及蚀刻等技术，对步骤a)所提供的制程基材01的正面进行凹槽15制作；其中，凹槽15的形状可以制成圆形、环形或其它形状。凹槽15的制作方法，除了利用半导体微影或蚀刻技术外，也可使用传统机械加工或雷射加工。
b2)对步骤b1)所制成的凹槽15表面进行保护层、接着层或种子层等预制层17的制作；b3)对完成步骤b2)的凹槽15内部填入导电材质20；其中，所使用的导电材质20为镍、铜、金、铝、钨及其合金、或其它导电金属或导电非金属。
将导电材质20填入凹槽15内的方法，主要是利用现有的沉积技术来达成，例如，物理气相沉积、化学气相沉积、电镀、或化学镀。
b4)移除多余的保护层、接着层及种子层，使得填入凹槽15内部的导电材质20成为半穿遂式电路接点18。
c)对完成步骤b)的制程基材01制作半导体组件02、相关电路06及电路衔接点05，包括c1)对完成步骤b)的制程基材01制作组件层03，并通过组件层03来制作电极、离子布植、离子扩散等半导体组件02及相关电路06；c2)对完成步骤c1)的制程基材01制作介电材质层04，并通过介电材质层04制作后续电路06及对外使用的电路衔接点05；d)对完成步骤c)的制程基材01进行背面除料，使半穿遂式电路接点18的一端18d显露出来和成为电路衔接点。
本发明进行步骤d)的时候，可通过机械研磨、化学机械研磨、各种干式蚀刻或湿蚀刻、或其它物理、化学蚀刻手段对制程基材01背面进行移除材料，直到预先制作的半穿遂式电路接点18的一端18d显露出来为止。
如图9所示，本发明所示的制法在进行步骤a)提供一制程基材01的时候，如上所述，可以直接使用已经完成半导体组件02的这种制程基材01，接着再进行步骤b)至步骤d)，以完成裸晶10的制作。
因此，如图8b所示，根据本发明的上述制法所制成的裸晶10，其结构特征为裸晶10的正面及/或背面设有电路衔接点05，且具有至少一个半穿遂式电路接点18贯穿制程基材01，故半穿遂式电路接点18的一端18d露出在制程基材01的背面，且构成该制程基材01背面的电路衔接点，另一端则穿越裸晶10的组件层03再与介电材质层04的内层电路06相连接。
此外，这种裸晶10的结构还可依需求对电路衔接点05做其它加工。例如，这种裸晶10背面的电路衔接点05可以制成如图8c所示高凸出于制程基材01，或者，如图8d所示，在这种裸晶10的电路衔接点05的表面覆盖上一层焊料12以提供焊接时使用。
如图10a所示，本发明所示的裸晶制法，在进行步骤b)对制程基材01制作半穿遂式电路接点18的时候，也可以使半穿遂式电路接点18直接制成贯穿制程基材01，接着再进行步骤c)对制程基材01制作半导体组件02、相关电路06及电路衔接点05，以完成裸晶10的制作。这种方式的裸晶制法，可以省略掉步骤d)。但若有厚度考虑时，也可进行步骤d)，使裸晶厚度减少。
而且，图10b所示，上述制法在完成步骤b)使半穿遂式电路接点18制成贯穿制程基材01之后，可以在制程基材01背面对半穿遂式电路接点18预先制作电路衔接点05b等其它加工，使得所制成的裸晶10其制程基材01的背面具有电路衔接点05b。
上述制法在步骤b)对凹槽15表面进行保护层、接着层及种子层等预制层17制作的目的，是利用保护层阻绝导电材质20与以单晶硅为材质的制程基材01产生离子扩散而影响电性；以及，利用接着层来防止导电材质20与单晶硅的接着特性不佳而脱落。而种子层的主要目的，则使凹槽15的表面可进行导电及沉积金属。因此，保护层、接着层及种子层的材质选定，是根据导电材质20而定，若选用无上述疑虑的导电材质20时，在上述制法的步骤b)中可省略保护层或接着层的制作。
以下通过列举实施例来说明本发明的实际应用，但本发明的应用范围不是仅限于实施例而已。各实施例所示的裸晶，是根据上述的本发明制法所制成，因此，裸晶的结构为至少设有一个半穿遂式电路接点，且每个半穿遂式电路接点是贯穿裸晶的制程基材，但所述的半穿遂式电路接点与裸晶正面所设电路衔接点则可构成相通或不相通两种。
此外，各实施例所示的裸晶可以将电路衔接点布局在裸晶的正面及/或背面上之外，亦可将电路衔接点布局在裸晶内部的组件层及导线层的上面或下面，因此，根据本发明的制法所制成的裸晶，是具有多样性的电路衔接点布局及设计。
以下，以实施例1～6说明本发明的裸晶可根据需求将电路衔接点设成各式各样的布局。
实施例1如图11a所示，本实施例的裸晶10具有三个半穿隧式电路接点18a、18b及18c，且所述的半穿遂式电路接点18a、18b及18c贯穿制程基材01。
其中，半穿隧式电路接点18a及18b的|端都在制程基材01的背面上显露出来，但半穿隧式电路接点18a的另一端，经过组件层03与介电材质层04的内层电路06与设于裸晶10正面的电路衔接点5a相通，而半穿隧式电路接点18b的另一端，经过组件层03的半导体组件02与设于裸晶10正面的电路衔接点5b相通。
裸晶10的半穿隧式电路接点18c的一端，也在制程基材01的背面上显露出来，不过，裸晶10的正面上则没有设置对应半穿隧式电路接点18c的电路衔接点。
实施例2如图11b所示，本实施例的裸晶10将所有电路衔接点05皆设计在裸晶10的背面上。
实施例3如图11c所示，本实施例的裸晶10将电路衔接点05设于裸晶10的正面及背面上。
实施例4如图11d所示，本实施例的裸晶10具有三个半穿隧式电路接点18a、18b及18c，其中半穿遂式电路接点18b通过电路06穿越组件层03及导线层04与设于裸晶10正面且位置处于正上方的电路衔接点05b相通。
实施例5如图11e所示，本实施例的裸晶10具有三个半穿隧式电路接点18a、18b及18c，且半穿遂式电路接点18a、18b及18c均通过电路06穿越组件层03及导线层04与设于裸晶10正面且位置处于正上方的相对应电路衔接点05a、05b及05c相通。
实施例6如图11f所示，本实施例的裸晶10具有三个半穿隧式电路接点18a、18b及18c，但半穿遂式电路接点18a、18b及18c与设于裸晶10正面的电路衔接点05a、05b及05c却都不相通。
以下，以实施例7～11说明本发明的裸晶可根据需求将电路衔接点设成各式各样的布局，故本发明所示的裸晶有多样性的电路连结及封装结构。
实施例7如图12a所示，本实施例的裸晶10可从背面与其它组件或电路基板11构成电路连接和进行封装。
实施例8如图12b所示，本实施例的裸晶10可从正面与其它组件或电路基板11构成电路连接和进行封装。
实施例9如图12c所示，本实施例的裸晶10可同时从正面与背面与其它组件或电路基板11构成电路连接和进行封装。
实施例10如图12d所示，本实施例的裸晶10的正面及背面利用不同电路连接技术与其它组件或电路基板11构成电路连接和进行封装。
实施例11如图12e所示，本实施例的裸晶10的正面及背面与不同的组件21或电路基板11构成电路连接和进行封装。
以下，以实施例12～14说明本发明的裸晶可根据需求进行堆栈封装。
实施例12如图13a所示，本实施例的裸晶10通过设于正面及背面的电路衔接点，可以轻易做两颗相同裸晶10的堆栈相连。
实施例13如图13b及13c所示，本实施例的裸晶10为背面设有电路衔接点d、e、f，其位置位于裸晶10正面的电路衔接点a、b、c的正下方，且通过裸晶10内部的电路06使裸晶10背面的电路衔接点d、e、f与裸晶10正面的电路衔接点a、b、c构成电性相通。
因此，如图13c所示，将两颗相同裸晶10进行堆栈封装时，堆栈在最上方的裸晶10其设于正面的电路衔接点a、b、c与堆栈在最下方的裸晶10其设于背面的电路衔接点d、e、f直接构成电性相通。这种堆栈方式可以使得两颗相同裸晶10成为并联堆栈相连结构。
实施例14图13d及13e所示，本实施例的裸晶10为背面设有电路衔接点d、e、f，其位置虽然位于裸晶10正面的电路衔接点a、b、c的正下方，且裸晶10背面的电路衔接点e与裸晶10正面的电路衔接点b通过裸晶10内部的电路06直接构成电性相通，但裸晶10背面的电路衔接点d及f与裸晶10正面的电路衔接点a及c则没有直接构成电性相通。
因此，如图13e所示，将两颗相同裸晶10进行堆栈封装时，堆栈在最上方的裸晶10只有设于正面的电路衔接点b与堆栈在最下方的裸晶10其设于背面的电路衔接点e直接构成电性相通。这种堆栈方式可以使得两颗相同裸晶10成为串联堆栈相连结构。
以下，以实施例15～19说明本发明的裸晶可视需求进行系统整合封装。
实施例15如图14a所示，本实施例的裸晶10通过设于正面及背面的电路衔接点，可以与不相同的裸晶10’或电子组件22进行系统整合封装。
实施例16如图14b所示，本实施例的裸晶10通过设于正面及背面的电路衔接点，可以轻易堆栈两颗相同的裸晶10，再与不相同的裸晶10’或电子组件22进行系统整合封装。
实施例17图14c所示，本实施例的裸晶10及10’通过设于正面及背面的电路衔接点，可以轻易做两层以上的系统整合封装。
实施例18如图14d所示，使用4颗本实施例的裸晶10进行封装时，通过设于裸晶10正面及背面的电路衔接点，可将4颗相同裸晶10直接堆栈封装在一电路基板11上。
如果本实施例的裸晶10是用于封装成内存IC时，多颗内存IC可以通过这种堆栈封装结构组合成一体，这种封装结构可以大幅减少多颗内存IC的使用空间。
实施例19
如图14e所示，本实施例的裸晶10及10’具不同的使用功能，与其它IC或电子组件22进行系统整合封装时，可使上下堆栈的二颗裸晶10及其它IC或电子组件22直接堆栈在一颗裸晶10’上面，再一起堆栈封装在同一电路基板11上。
裸晶10及10’的具体实施例可为CPU或内存IC，而电子组件22的具体实施例可为电阻或电容等。因此，这种堆栈封装结构可以缩短CPU、内存IC及电子组件间的传输距离，更增加了系统整合封装的多变性。
以下，以实施例20～21说明本发明所示的裸晶可视需求制作半导体组件且封装结构具有特殊优点。
实施例20如图15a所示，当本实施例的裸晶10设有光电组件02的时候，或者，如图15b所示，当本实例的另一颗裸晶10’设有侦测压力或温度感测组件02a的时候，所述的裸晶10或10’都是利用制程基材01背面的半穿遂式电路接点18通过使用焊锡12与电路基板11的电路接点11a连接。
这种电路连接及封装结构，可使得所述的裸晶10或10’的光电组件02或侦测压力或温度感测组件02a的上层表面不会受到其它电路或基板的阻挡或者阻碍。
实施例21如图15c所示，本实施例的裸晶10设有光电组件02，且裸晶10利用制程基材01背面的半穿遂式电路接点18通过使用焊锡12与电路基板11的电路接点11a连接，尤其光电组件02的上层表面可覆盖一透光材质21，例如玻璃，来保护光电组件02。
根据上述各实施例的说明，本发明的裸晶结构，为至少设有一个半穿遂式电路接点贯穿裸晶的制程基材，且裸晶正面及/或背面设有电路衔接点。这种结构可轻易使本发明的裸晶做各种不同封装、堆栈封装及系统整合封装。
权利要求
1.一种裸晶的制造方法，在裸晶的制备过程中，先对制程基材预制贯穿或不贯穿该制程基材的半穿隧式电路接点，再继续进行裸晶制备过程，以制得一种裸晶的制程基材背面具有电路衔接点的裸晶。
2.根据权利要求1所述的制造方法，其步骤包括a)提供一制程基材；b)对步骤a)的制程基材制作半穿遂式电路接点且贯穿该制程基材；c)使用已完成步骤b)的制程基材来制作裸晶，且所制成的裸晶以贯穿制程基材的半穿遂式电路接点的一端为该制程基材背面的电路衔接点。
3.根据权利要求1所述的制造方法，其步骤包括a)提供一制程基材；b)对步骤a)的制程基材制作半穿遂式电路接点，但不贯穿该制程基材；c)使用已完成步骤b)的制程基材来制作一种裸晶；d)对步骤c)所制得的裸晶进行制程基材的背面除料，使得该裸晶的半穿遂式电路接点的一端从该制程基材的背面显露出来，并成为该制程基材背面的电路衔接点。
4.根据权利要求2或3所述的制造方法，其中，步骤a)所提供的制程基材是一种已完成部份组件加工的制程基材。
5.一种裸晶，由权利要求1所述的制造方法制成，其特征在于，裸晶的正面及/或背面设有电路衔接点，且裸晶的制程基材至少具有一个半穿遂式电路接点贯穿该制程基材，其中，该半穿遂式电路接点的一端构成该制程基材背面的电路衔接点，半穿遂式电路接点的另一端与裸晶的内层电路相连接。
6.根据权利要求5所述的裸晶，其特征在于，该裸晶设有一个以上的电路衔接点，且全部电路衔接点设在制程基材的背面。
7.根据权利要求5所述的裸晶，其特征在于，裸晶的正面及背面设有位置呈上下方向对应的电路衔接点，且裸晶正面的电路衔接点通过裸晶的内部电路与裸晶背面的相对应电路衔接点构成电性导通。
8.根据权利要求5所述的裸晶，其特征在于，裸晶的正面及背面各设有电路衔接点，且裸晶正面的电路衔接点通过裸晶内部的半导体组件与裸晶背面的电路衔接点构成电性导通。
9.根据权利要求5所述的裸晶，其特征在于，裸晶的正面及背面各设有电路衔接点，但裸晶正面的电路衔接点与裸晶背面的电路衔接点没有构成电性导通。
10.根据权利要求5所述的裸晶，其特征在于，裸晶的正面及背面各设有电路衔接点，但裸晶正面的电路衔接点在位置或数目上与裸晶背面的电路衔接点不相同。
11.根据权利要求5所述的裸晶，其特征在于，该裸晶的封装结构是以制程基材背面的电路衔接点构成对外的电路连接。
12.根据权利要求5所述的裸晶，其特征在于，该裸晶的正面设有电路衔接点，且该裸晶的封装结构是以裸晶正面及制程基材背面的电路衔接点构成对外的电路连接。
全文摘要
一种裸晶的制造方法，在裸晶的制备过程中先对制程基材预制贯穿该制程基材的半穿隧式电路接点，再继续进行裸晶制备过程，使得所制成的裸晶至少具有一个半穿遂式电路接点贯穿的裸晶的制程基材，但不贯穿该裸晶，且该半穿遂式电路接点的一端构成该制程基材背面的电路衔接点，而半穿遂式电路接点的另一端与该裸晶的内层电路相连接；这种裸晶结构具有多样性的电路衔接点布局及设计，可以减少裸晶的封装体积，而且更容易做裸晶的堆栈封装及系统整合封装。
文档编号H01L21/60GK1851865SQ200610078458
公开日2006年10月25日 申请日期2006年5月26日 优先权日2006年5月26日
发明者董玟昌 申请人:董玟昌