晶圆及其制备方法与流程

本发明属于半导体技术领域，具体涉及一种晶圆及其制备方法。

背景技术：

超结(Super Junction)技术是用多个交替的P-N条代替传统的漂移区，在导通状态下，电流流过髙掺杂P/N型区，从而使导通电阻变小；在关断状态下，交替P-N相互补偿提供一个高的击穿电压。因此能够显著提高芯片性能、减小芯片面积。自提出以来，众多学者对此结构进行深入研究，发明超结MOS、超结IGBT等超结结构器件。超结结构的实现一般采用多次注入，多层外延形成超结的方案。但工艺非常复杂，成本昂贵。

技术实现要素：

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种晶圆及其制备方法。

为实现上述发明目的，本发明技术方案如下：

一种晶圆，包括多个结构相同的晶粒，每个晶粒中间的超结元胞结构包括P型掺杂区与N型掺杂区，两种掺杂区中至少一种划分为多个子区域，同种掺杂类型的相邻子区域被另一种类型的掺杂区分隔开。

作为优选方式，P型掺杂区划分为P型子区域31、32、…、3n、…，N型掺杂区划分为N型子区域41、42、…、4n、…，两种掺杂类型的子区域都为条形，两种子区域交替排列成一行。

作为优选方式，P型掺杂区划分为P型子区域31、32、…、3n、…，各P型子区域按多行多列排列，相邻的各P型子区域被N型掺杂区分隔开。

作为优选方式，N型掺杂区划分为N型子区域41、42、…、4n、…，各N型子区域按多行多列排列，相邻的各N型子区域被P型掺杂区分隔开。

作为优选方式，所述各子区域为方形或六边形或圆形或三角形。

为实现上述发明目的，本发明还提供一种上述晶圆的制备方法，包括以下步骤：

(1)采用N型硅片作材料A，采用P型硅片作材料B；

(2)材料B正面注入氢离子；

(3)材料A按图形刻槽，材料B按相反的图形刻槽；

(4)形成槽的材料B与形成槽的材料A对接，合成一块半导体C；

(5)材料B底部剥离，重复利用；

(6)晶圆表面处理。

作为优选方式，材料A的刻槽深度与材料B的刻槽深度相同。这样可以使材料A与B拼接的时候更吻合。

作为优选方式，材料A的刻槽深度和材料B的刻槽深度小于注入氢离子深度。这样剥离后超结元胞上表面有一定的区域。

作为优选方式，步骤(2)中材料A与材料B正面同时注氢离子；步骤(5)中材料A底部剥离，重复利用。

作为优选方式，在步骤(5)和步骤(6)之间还包括步骤：

(5.1)半导体C表面处理；

(5.2)材料B表面注入氢离子；

(5.3)材料B按图形刻槽，半导体C按相反的图形刻槽；

(5.4)半导体C与形成槽的材料B对接，合成一块半导体C′；

(5.5)材料B底部剥离，重复利用；如果P型子区域、N型子区域的深度达到要求就进入步骤(6)，否则回到步骤(5.1)。

本发明的有益效果为：本发明晶圆无需多次注入、多层外延，简化了工艺流程，从而降低制作成本。本发明晶圆可形成超高深宽比的P-N条，应用范围广。

附图说明

图1为本发明提供的一种晶圆示意图；

图2(a)为实施例1中晶粒的超结元胞结构排布俯视图；

图2(b)为图2(a)中沿oo’截面的剖视图；

图3(a)为实施例2中晶粒的超结元胞结构排布示意图；

图3(b)为图3(a)中沿oo’截面的剖视图；

图4(a)为实施例3中晶粒的超结元胞结构排布示意图；

图4(b)为图4(a)中沿oo’截面的剖视图；

图5(a)为实施例4中晶粒的超结元胞结构排布示意图；

图5(b)为图5(a)中沿oo’截面的剖视图；

图6(a)～图6(f)为本发明提供的一种晶圆制造过程示意图.

其中，1为晶圆，2为晶粒，3为P型掺杂区，4为N型掺杂区，31、32、…、3n为P型子区域，41、42、…、4n为N型子区域，5为超结元胞结构外的其他材料区域。

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

实施例1

如图1所示，一种晶圆1，包括多个结构相同的晶粒2，每个晶粒2中间的超结元胞结构包括P型掺杂区3与N型掺杂区4，如图2(a)、2(b)所示，P型掺杂区3划分为P型子区域31、32、…、3n、…，N型掺杂区4划分为N型子区域41、42、…、4n、…，两种掺杂类型的子区域都为条形，两种子区域交替排列成一行，相邻的P型子区域31、32、…、3n、…分别被N型子区域41、42、…、4n、…分隔开。

上述晶圆的制备方法，包括以下步骤：

(1)采用N型硅片作材料A，采用P型硅片作材料B；

(2)材料B正面注入氢离子；

(3)材料A按图形刻槽，材料B按相反的图形刻槽；

(4)形成槽的材料B与形成槽的材料A对接，合成一块半导体C；

(5)材料B底部剥离，重复利用；

(6)晶圆表面处理。

实施例2

一种晶圆1，包括多个结构相同的晶粒2，每个晶粒2中间的超结元胞结构包括P型掺杂区3与N型掺杂区4，如图3(a)、3(b)所示，P型掺杂区3划分为P型子区域31、32、…、3n、…，各P型子区域为方形且排列成多行多列并相互对齐，相邻的各P型子区域被N型掺杂区4分隔开，即在同一行上，相邻的P型子区域之间为N型掺杂区4；在同一列上，相邻的P型子区域之间被N型掺杂区4分隔开。

上述晶圆的制备方法，包括以下步骤：

(1)采用N型硅片作材料A，采用P型硅片作材料B；

(2)材料A与材料B正面同时注氢离子；

(3)材料A按图形刻槽，材料B按相反的图形刻槽；

(4)形成槽的材料B与形成槽的材料A对接，合成一块半导体C；

(5)材料A底部剥离，重复利用；

(6)晶圆表面处理。

材料A的刻槽深度与材料B的刻槽深度相同。这样可以使材料A与B拼接的时候更吻合。

材料A的刻槽深度和材料B的刻槽深度小于注入氢离子深度。这样剥离后超结元胞上表面有一定的区域。

实施例3

一种晶圆1，包括多个结构相同的晶粒2，每个晶粒2中间的超结元胞结构包括P型掺杂区3与N型掺杂区4，如图4(a)、4(b)所示，P型掺杂区3划分为P型子区域31、32、…、3n、…，各P型子区域为方形且排列成多行多列，相邻的各P型子区域被N型掺杂区4分隔开，即在同一行上，相邻的P型子区域之间为N型掺杂区4；与实施例2不同的是相邻的上下各行错开一定距离，隔行在列方向上对齐，在同一列上相邻的P型子区域之间被N型掺杂区4分隔开。

上述晶圆的制备方法，包括以下步骤：

(1)采用N型硅片作材料A，采用P型硅片作材料B；

(2)材料B正面注入氢离子；

(3)材料A按图形刻槽，材料B按相反的图形刻槽；

(4)形成槽的材料B与形成槽的材料A对接，合成一块半导体C；

(5)材料B底部剥离，重复利用；

(5.1)半导体C表面处理；

(5.2)材料B表面注入氢离子；

(5.3)材料B按图形刻槽，半导体C按相反的图形刻槽；

(5.4)半导体C与形成槽的材料B对接，合成一块半导体C′；

(5.5)材料B底部剥离，重复利用；如果P型子区域、N型子区域的深度达到要求就进入步骤(6)，否则回到步骤(5.1)。

(6)晶圆表面处理。

材料A的刻槽深度与材料B的刻槽深度相同。这样可以使材料A与B拼接的时候更吻合。

材料A的刻槽深度和材料B的刻槽深度小于注入氢离子深度。这样剥离后超结元胞上表面有一定的区域。

实施例4

一种晶圆1，包括多个结构相同的晶粒2，每个晶粒2中间的超结元胞结构包括P型掺杂区3与N型掺杂区4，如图5(a)、5(b)所示，P型掺杂区3划分为P型子区域31、32、…、3n、…，各P型子区域为六边形且排列成多行多列，相邻的各P型子区域被N型掺杂区4分隔开，即在同一行上，相邻的P型子区域之间为N型掺杂区4；相邻的上下各行错开一定距离，隔行在列方向上对齐，在同一列上相邻的P型子区域之间被N型掺杂区4分隔开。

上述晶圆的制备方法，包括以下步骤：

(1)采用N型硅片作材料A，采用P型硅片作材料B；

(2)材料B正面注入氢离子；

(3)材料A按图形刻槽，材料B按相反的图形刻槽；

(4)形成槽的材料B与形成槽的材料A对接，合成一块半导体C；

(5)材料B底部剥离，重复利用；

(5.1)半导体C表面处理；

(5.2)材料B表面注入氢离子；

(5.3)材料B按图形刻槽，半导体C按相反的图形刻槽；

(5.4)半导体C与形成槽的材料B对接，合成一块半导体C′；

(5.5)材料B底部剥离，重复利用；如果P型子区域、N型子区域的深度达到要求就进入步骤(6)，否则回到步骤(5.1)。

(6)晶圆表面处理。

材料A、材料B分别采用正性胶和负性胶，使用统一掩模板。

材料A的刻槽深度与材料B的刻槽深度相同。这样可以使材料A与B拼接的时候更吻合。

材料A的刻槽深度和材料B的刻槽深度小于注入氢离子深度。这样剥离后超结元胞上表面有一定的区域。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。