焊盘厚度监测方法以及具有焊盘厚度监测结构的晶圆的制作方法
【专利摘要】本发明公开了一种焊盘厚度监测方法，包括以下步骤：提供位于晶圆测试区的半导体基底；在半导体基底上形成金属间介质层；对金属间介质层进行刻蚀并使用第一金属进行填充后形成第一金属区；在金属间介质层和第一金属区表面淀积形成第二金属层，第一金属在刻蚀工艺下的损失量小于第二金属的损失量；刻蚀第一金属区表面的至少部分第二金属层；在第一金属区、第二金属层表面以及金属间介质层表面淀积形成层间介质层；刻蚀第二金属层表面以及第一金属区表面的至少部分层间介质层；测量第二金属层上表面与第一金属区上表面的高度差，获得焊盘厚度。上述焊盘厚度监测方法可实现对焊盘厚度的有效监测。还公开了一种具有焊盘厚度监测结构的晶圆。
【专利说明】
焊盘厚度监测方法以及具有焊盘厚度监测结构的晶圆
技术领域
[0001] 本发明涉及半导体制备技术领域，特别是涉及一种焊盘厚度检测方法以及具有焊 盘厚度监测结构的晶圆。
【背景技术】
[0002] 在芯片制备的最后阶段，需要在芯片上定义一些焊盘（pad)，用来接引线，测试电 学性能和良率等。用来接引线的区域需要具有良好的导电性，因此材料通常选用铝，所以 也称之为铝垫（AL pad)。它的四周被介质包围，起到隔离和保护的作用。在工艺制备顺序 上是先淀积用于形成焊盘的金属（如铝），再沉积介质，最后将金属表面的介质刻蚀掉，使 得金属显露出来形成焊盘。因为工艺上的波动，顶层金属（Top metal)沉积的过薄或者刻 蚀过程中金属损失（loss)过多，都会导致最终剩余的焊盘厚度过薄，形成如图1所示的断 面结构。在电学性能和良率测试的时候，引脚扎到焊盘上是有一定压力的。在一定针压的 作用下，焊盘超出了自身的承受能力，导致焊盘开裂，从而导致测试结果异常和芯片无法工 作。因此需要对制备得到的焊盘厚度进行监测，以保证其良品率。目前业界缺乏对焊盘厚 度进行有效监测的测试结构以及方法。
【发明内容】
[0003] 为了解决现有技术中存在的缺乏对焊盘厚度进行有效监测的方法的问题，本发明 提供一种焊盘厚度监测方法。
[0004] -种焊盘厚度监测方法，包括以下步骤：提供位于晶圆测试区的半导体基底；在 所述半导体基底上形成金属间介质层；对所述金属间介质层进行刻蚀并使用第一金属进 行填充后形成第一金属区；在所述金属间介质层和所述第一金属区表面淀积形成第二金属 层，所述第一金属在刻蚀工艺下的损失量小于所述第二金属的损失量；刻蚀所述第一金属 区表面的至少部分所述第二金属层；在所述第一金属区、所述第二金属层表面以及所述金 属间介质层表面淀积形成层间介质层；刻蚀所述第二金属层表面以及所述第一金属区表面 的至少部分所述层间介质层；测量所述第二金属层上表面与第一金属区上表面的高度差， 获得焊盘厚度。
[0005] 在其中一个实施例中，在刻蚀所述第一金属区表面的至少部分所述第二金属层的 步骤中，所述第一金属区表面的第二金属层为部分刻蚀使得所述第二金属层延伸至所述第 一金属区；所述第二金属层延伸至所述第一金属区的宽度大于或等于3微米。
[0006] 在其中一个实施例中，在刻蚀所述第二金属层表面以及所述第一金属区表面的至 少部分所述层间介质层的步骤中，所述第一金属区表面的层间介质被部分刻蚀掉使得所述 层间介质层延伸至所述第一金属区；所述层间介质层延伸至所述第一金属区的宽度大于或 等于3微米。
[0007] 在其中一个实施例中，在测量所述第二金属层上表面与第一金属区上表面的高度 差，获得焊盘厚度的步骤中，是通过原子力显微镜测量所述第二金属层上表面与第一金属 区上表面的高度差，获得焊盘厚度。
[0008] 在其中一个实施例中，在对所述金属间介质层进行刻蚀并使用第一金属进行填充 后形成第一金属区的步骤之后还包括步骤：对所述金属间介质层和所述第一金属区进行平 坦化处理。
[0009] 在其中一个实施例中，所述第一金属采用钨。
[0010] 在其中一个实施例中，所述第二金属采用铝。
[0011] 为了解决上述问题，本发明还提供了一种具有焊盘厚度监测结构的晶圆。
[0012] -种具有焊盘厚度监测结构的晶圆，包括器件区和测试区；所述器件区包括半导 体器件结构；所述测试区包括焊盘厚度监测结构；所述焊盘厚度监测结构包括：半导体基 底；形成于所述半导体基底上的金属间介质层和第一金属区；形成于所述金属间介质区表 面并延伸至所述第一金属区的第二金属层，所述第一金属在刻蚀工艺下的损失量小于所述 第二金属的损失量；形成于所述第二金属层和所述金属间介质层表面并将部分所述第二金 属层和所述第一金属区显露出来的层间介质层。
[0013] 在其中一个实施例中，显露出来的所述第二金属层和所述第一金属区的面积均为 20~70平方微米。
[0014] 在其中一个实施例中，所述第二金属层延伸至所述第一金属区的宽度大于或等于 3微米。
[0015] 上述焊盘厚度监测方法以及具有焊盘厚度监测结构的晶圆，由第二金属淀积形成 的焊盘和第一金属区之间形成有台阶，该台阶高度即为刻蚀后焊盘的厚度。因此，在对焊盘 厚度监测的过程中，只需要对第二金属层上表面和第一金属区上表面的高度差即台阶高度 进行测量，便可实现对焊盘厚度的有效监测，从而能够及时发现焊盘厚度异常情况并进行 改进，防止不良广品出片后造成大量广品报废，能够有效提尚广品的良品率。
【附图说明】
[0016] 图1为传统的芯片制备过程中制备得到的焊盘结构的剖面示意图；
[0017] 图2为一实施例中的焊盘厚度监测方法的流程图；
[0018] 图3为图2所示实施例中完成步骤S130后的具有焊盘厚度监测结构的晶圆测试 区的剖视图；
[0019] 图4为图2所示实施例中完成步骤S150后的具有焊盘厚度监测结构的晶圆测试 区的剖视图；
[0020] 图5为图2所示实施例中完成步骤S160后的具有焊盘厚度监测结构的晶圆测试 区的剖视图；
[0021] 图6为一实施例中的具有焊盘厚度监测结构的晶圆测试区的剖视图；
[0022] 图7为图6所示实施例中的具有焊盘厚度监测结构的晶圆测试区的俯视图。
【具体实施方式】
[0023] 为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对 本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并 不用于限定本发明。
[0024] 图2为一实施例中的焊盘厚度监测方法的流程图，包括以下步骤，
[0025] S110,提供位于晶圆测试区的半导体基底。
[0026] 在半导体的制备过程中，为对制备得到的半导体器件进行一些性能测试往往会将 在晶圆（wafer)上除半导体器件区以外的区划分出部分区域作为测试区，从而使得晶圆上 包括半导体器件区和测试区。而本实施例中用于实现焊盘监测的焊盘厚度监测结构（test key)则形成于该区域。
[0027] S120,在半导体基底上形成金属间介质层。
[0028] 在半导体基底上形成金属间介质层（Inter Metal Dielectric，IMD)。在本实施 例中，形成金属间介质层的步骤与晶圆上的半导体器件的制备过程中形成金属间介质层的 步骤相同。
[0029] S130,对金属间介质层进行刻蚀并使用第一金属进行填充后形成第一金属区。
[0030] 根据光刻板的定义将待形成第一金属区的区域的金属间介质层进行干法刻蚀，并 使用第一金属进行填充形成第一金属区。填充的第一金属应当具备在刻蚀工艺中刻蚀损失 量小的特点，即需要保证在刻蚀工艺过程中，第一金属区的损失量要远小于焊盘的损失量。 在本实施例中，填充的第一金属为钨（W)。图3为完成步骤S130后器件结构的剖视图。如 图3,金属间介质层102和第一金属区104形成于半导体基底100上。在本实施例中，在进 行第一金属填充后还会对金属间介质层和第一金属区进行平坦化处理。
[0031] S140,在金属间介质层和第一金属区表面淀积形成第二金属层。
[0032] 本步骤与晶圆中半导体器件的制备过程中形成焊盘所需的金属层的步骤相同， 从而保证形成的第二金属厚度与半导体器件中形成的金属层厚度一致。第二金属层的厚 度根据要形成的焊盘厚度来进行确定。在本实施例中，第二金属层采用铝，形成的厚度为 7 9千A。.
[0033] S150,刻蚀第一金属区表面的至少部分第二金属层。
[0034] 对第二金属层进行干法刻蚀，将第一金属区表面的至少部分第二金属刻蚀掉，使 得第二金属层延伸至第一金属区表面。图4为完成步骤S150后器件结构的剖视图。第二 金属层106延伸至第一金属区104的宽度为图4中b所示的宽度，该宽度至少为3微米，从 而确保第二金属层106与第一金属区104相连接。在其他的实施例中，第一金属区表面104 表面的第一金属层106也可以全部被刻蚀掉。
[0035] S160,淀积形成层间介质层。
[0036] 在第二金属层表面、第一金属区以及金属间介质层表面淀积形成层间介质层 (Inter Layer Dielectric，ILD)。在本实施例中，层间介质层的材质为氮化娃和二氧化娃 的混合物，在其他的实施例中，层间介质层也可以为氮化硅或者二氧化硅。图5为完成步骤 S160后器件结构的剖视图，层间介质层108的厚度在10~1.5千又。
[0037] S170,刻蚀第二金属层表面以及第一金属区表面的至少部分层间介质层。
[0038] 本步骤中，对层间介质进行刻蚀的深度与半导体器件制备过程相同，从而保证最 终形成的焊盘厚度能够真实反映出半导体器件的焊盘厚度。根据定义将第二金属层表面的 至少部分层间介质刻蚀掉，从而将该区域的第二金属显露出来形成焊盘。同时将第一金属 区表面的至少部分层间介质刻蚀掉，将第一金属区的表面显露出来。在进行层间介质刻蚀 过程中，焊盘上的第二金属也会存在一定的损失，从而使得最终得到的焊盘的实际厚度小 于第二金属层的厚度，如图6所示。在本实施例中，第一金属区104表面的层间介质层108 是被部分刻蚀掉的，从而使得层间介质层108延伸至第一金属区104。层间介质层108延伸 至第一金属区104的宽度为图6中c所示的宽度，该宽度至少为3微米，从而确保金属间介 质层102不被显露出来，不会被刻蚀掉。在其他的实施例中，第一金属区表面的层间介质层 108也可以被完全刻蚀掉。在本实施例中，显露出来的第二金属层形成焊盘110,并且显露 出来的第二金属层的面积和第一金属区104的面积均为20~70平方微米，方便原子力显 微镜的扫描测量。
[0039] S180,测量焊盘厚度。
[0040] 由于在刻蚀工艺中第一金属的损失量较小，远小于第二金属的损失量，因此可以 忽略第一金属在刻蚀工艺中所存在的损失量。故，通过第二金属层上表面和第一金属区上 表面的高度差Η即能够较为真实的反映出焊盘110的实际厚度。具体地，通过AFM(Atomic Force Microscope，原子力显微镜）的探针扫描焊盘和第一金属区的台阶区域，即从焊盘区 域扫描至第一金属区，从而测量两个区域之间的台阶差（即焊盘上表面和第一金属区上表 面的高度差），得到焊盘的真实厚度，从而实现在线监测焊盘厚度的功能。
[0041] 上述焊盘厚度监测方法可以实现在线监测焊盘厚度，弥补了该参数监测的空白， 可以防止因工艺波动造成的焊盘厚度异常进而引起的焊盘开裂和封装测试异常，并且可以 及时发现问题并在线改进，防止不良广品出片后造成大宗报废，有利于提尚广品的良品率。
[0042] 本发明还提供了一种具有焊盘厚度监测结构的晶圆，其测试区的剖视图如图6所 示；图7则为图6中的具有焊盘厚度监测结构的晶圆测试区的俯视图。由于本发明中并未 对晶圆的器件区中的半导体器件结构进行改进，故图6和图7仅展示了晶圆测试区的结构 示意图。一种具有焊盘厚度监测结构的晶圆包括器件区（图中未示）和测试区。其中，器 件区包括半导体器件结构，测试区则包括焊盘厚度监测结构10。焊盘厚度监测结构10包 括半导体基底100 ;形成于半导体基底100上的金属间介质层102和第一金属区104 ;形成 于金属间介质层102表面并延伸至第一金属区104的第二金属层106 ;形成于第二金属层 106和金属间介质层102表面并将部分第二金属层106和第一金属区104显露出来形成焊 盘110的层间介质层108。显露出来的第二金属层（即焊盘110)和第一金属区104(即图 6中a所示区域）的面积均为20~70平方微米。
[0043] 在本实施例中，焊盘110延伸至第一金属区104的宽度为图6中b所示的宽度，该 宽度大于或等于3微米，从而能够确保焊盘110与第一金属区104相互连接。层间介质层 108的材质为氮化硅和二氧化硅的混合物，在其他的实施例中，层间介质层108也可以为氮 化硅或者二氧化硅。层间介质层108延伸至第一金属区104的宽度为图6中c所示的宽 度，该宽度同样也大于或等于3微米，从而确保金属间介质层102不会显露出来，不会被刻 蚀掉，从而可以保证显露出来的第一金属区104的表面的平坦度。在其他的实施例中，第一 金属区104被完全显露出来，即第二金属层106的边缘与第一金属区104的边缘位于同一 竖直平面，层间介质层108的边缘与第一金属区104的边缘同样位于同一竖直平面。
[0044] 第一金属区104需要具有在刻蚀工艺下损失量较小的特点，从而使得第一金属区 104在刻蚀工艺下的损失量远小于第二金属层106的损失量。因此，相对于刻蚀工艺下第二 金属层106 (即焊盘110)的损失量，第一金属区104的损失量可以忽略，从而使得形成于焊 盘110上表面和第一金属区104上表面的高度差Η可以反映出焊盘110的真实厚度。在本 实施例中，第一金属区104采用钨，第二金属层106采用铝。因此，通过对高度差Η进行测 监测即可实现在线监测焊盘110的厚度，弥补了该参数监测的空白，可以防止因工艺波动 造成的焊盘厚度异常进而引起的焊盘开裂和封装测试异常，并且可以及时发现问题并在线 改进，防止不良广品出片后造成大宗报废，有利于提尚广品的良品率。
[0045] 以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实 施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存 在矛盾，都应当认为是本说明书记载的范围。
[0046] 以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并 不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来 说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护 范围。因此，本发明专利的保护范围应以所附权利要求为准。
【主权项】
1. 一种焊盘厚度监测方法，包括以下步骤： 提供位于晶圆测试区的半导体基底； 在所述半导体基底上形成金属间介质层； 对所述金属间介质层进行刻蚀并使用第一金属进行填充后形成第一金属区； 在所述金属间介质层和所述第一金属区表面淀积形成第二金属层，所述第一金属在刻 蚀工艺下的损失量小于所述第二金属的损失量； 刻蚀所述第一金属区表面的至少部分所述第二金属层； 在所述第一金属区、所述第二金属层表面以及所述金属间介质层表面淀积形成层间介 质层； 刻蚀所述第二金属层表面以及所述第一金属区表面的至少部分所述层间介质层； 测量所述第二金属层上表面与第一金属区上表面的高度差，获得焊盘厚度。2. 根据权利要求1所述的焊盘厚度监测方法，其特征在于，在刻蚀所述第一金属区表 面的至少部分所述第二金属层的步骤中，所述第一金属区表面的第二金属层为部分刻蚀使 得所述第二金属层延伸至所述第一金属区；所述第二金属层延伸至所述第一金属区的宽度 大于或等于3微米。3. 根据权利要求1所述的焊盘厚度监测方法，其特征在于，在刻蚀所述第二金属层表 面以及所述第一金属区表面的至少部分所述层间介质层的步骤中，所述第一金属区表面的 层间介质被部分刻蚀掉使得所述层间介质层延伸至所述第一金属区；所述层间介质层延伸 至所述第一金属区的宽度大于或等于3微米。4. 根据权利要求1所述的焊盘厚度监测方法，其特征在于，在测量所述第二金属层上 表面与第一金属区上表面的高度差，获得焊盘厚度的步骤中，是通过原子力显微镜测量所 述第二金属层上表面与第一金属区上表面的高度差，获得焊盘厚度。5. 根据权利要求1所述的焊盘厚度监测方法，其特征在于，在对所述金属间介质层进 行刻蚀并使用第一金属进行填充后形成第一金属区的步骤之后还包括步骤： 对所述金属间介质层和所述第一金属区进行平坦化处理。6. 根据权利要求1所述的焊盘厚度监测方法，其特征在于，所述第一金属采用钨。7. 根据权利要求1所述的焊盘厚度监测方法，其特征在于，所述第二金属采用铝。8. -种具有焊盘厚度监测结构的晶圆，包括器件区和测试区；所述器件区包括半导体 器件结构；其特征在于，所述测试区包括焊盘厚度监测结构；所述焊盘厚度监测结构包括： 半导体基底； 形成于所述半导体基底上的金属间介质层和第一金属区； 形成于所述金属间介质区表面并延伸至所述第一金属区的第二金属层，所述第一金属 在刻蚀工艺下的损失量小于所述第二金属的损失量； 形成于所述第二金属层和所述金属间介质层表面并将部分所述第二金属层和所述第 一金属区显露出来的层间介质层。9. 根据权利要求8所述的具有焊盘厚度监测结构的晶圆，其特征在于，显露出来的所 述第二金属层和所述第一金属区的面积均为20~70平方微米。10. 根据权利要求8所述的具有焊盘厚度监测结构的晶圆，其特征在于，所述第二金属 层延伸至所述第一金属区的宽度大于或等于3微米。
【文档编号】H01L23/544GK105990173SQ201510054213
【公开日】2016年10月5日
【申请日】2015年2月2日
【发明人】李健, 胡骏
【申请人】无锡华润上华科技有限公司