一种晶圆减薄方法
【专利摘要】本发明提供一种晶圆减薄方法，包括下述步骤：提供半导体晶圆，在所述半导体晶圆正面形成钝化层，并蚀刻所述钝化层以形成沟槽；形成覆盖所述晶圆边缘以及所述沟槽和钝化层的填充层；去除晶圆边缘和沟槽区域之外的填充层；在所述钝化层上形成胶带；对所述晶圆进行晶背研磨；去除所述胶带；去除所述填充层。本发明提供的晶圆减薄方法在切割道等缝隙处以及晶圆边缘处形成填充层，这样当进行晶背研磨时，由于在切割道等缝隙处以及晶圆边缘处由填充层填充，研磨过程中产生的硅粉末不论是从晶圆侧面还是底面都无法进入芯片，因此可完全解决目前晶背研磨过程中硅粉末进入芯片的问题。
【专利说明】
_种晶圆减薄方法
技术领域
[0001]本发明涉及半导体技术领域，具体而言涉及一种晶圆减薄方法。
【背景技术】
[0002]在半导体工艺后端，由于不同工艺需求，有时候需要将晶圆进行减薄，S卩，对进行晶背研磨(backside grinding)将晶圆背面多余的基体材料去除一定的厚度使晶圆背面减到一定厚度，如常见有19豪寸(mil)，12豪寸等。比如通常在集成电路封装前，要把2层或2层以上芯片堆叠在一起进行系统封装，而为了适应集成电路芯片封装的轻小化发展趋势，人们希望晶圆的厚度能够做到非常的薄(即制造超薄晶圆)，因此在晶圆切割前对晶圆进行减薄，比如将晶圆片减薄到150um甚至150um以下。
[0003]如图1a所示，目前晶圆减薄的大致过程为先在晶圆100正面(晶圆100的正面是指在半导体衬底上形成元件、叠层、互连线以及焊垫等的表面)形成钝化膜层(passivat1n film) 101，然后蚀刻钝化膜层101露出切割道(scriber line) 102等，然后进行清洗去除蚀刻试剂和其他残余物质，接着进行晶片可接受测试(WAT)来测试晶片的电学性能等，当测试合格后则在钝化膜层101粘结胶带103，再利用胶103带将晶圆放置在研磨机的机台上然后进行晶背研磨。此外，为了增强胶带103与钝化膜层101的粘附力，可在胶带103与钝化膜层101的粘附力增加粘结剂104。
[0004]但是在晶背研磨过程中，除了常见的晶片破碎等风险外，还有磨后的硅粉末(S1-dust)会带入芯片中的问题；而一旦硅粉末进入芯片中比较深的地方，后续的清洗很难完全清除掉，如图1b所示，区域B中的切割道内充满硅粉末，不仅目检不能过关，影响外观，而且严重情况的还会影响后续切割过程。
[0005]目前硅粉末进入芯片中的问题主要发生在具有厚顶部金属层的产品上，这是因为顶部金属层厚度比较大时，比如20K，33K, 40K，相应的钝化膜层101也会很厚，钝化膜层101刻蚀之后台阶(step high)(比如切割道102)更大，硅粉末进入后更难清洗掉。这样不仅后续清洗影响产能，而且有些客户拒绝接受这类晶片。为了减少硅粉末进入芯片，之前的做法是改变胶带103，通过换更有粘附力的胶来尽量盖住缝隙(比如切割道102)，但还是不能解决硅粉末从晶圆侧面的进入芯片中的问题，而且如图1a所示，当钝化膜层101厚度较大时，缝隙(比如切割道102)深宽比很大，胶带103只能覆盖缝隙上部区域，而缝隙底部区域仍然可以进入硅粉末。此外，就是后续对晶圆或芯片进行多次清洗，但是者并不能完全去掉芯片中的娃粉末。
[0006]因此，有必要提出一种新的制作方法，以解决上述存在的问题。
【发明内容】
[0007]在
【发明内容】
部分中引入了一系列简化形式的概念，这将在【具体实施方式】部分中进一步详细说明。本发明的
【发明内容】
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
[0008]为了克服目前存在的问题，本发明一方面提供一种晶圆减薄方法，其包括下述步骤:提供半导体晶圆，在所述半导体晶圆正面形成钝化层，并蚀刻所述钝化层以形成沟槽；形成覆盖所述晶圆边缘以及所述沟槽和钝化层的填充层；去除晶圆边缘和沟槽区域之外的填充层；在所述钝化层上形成胶带；对所述晶圆进行晶背研磨；去除所述胶带；去除所述填充层。
[0009]本发明提供的晶圆减薄方法在切割道等缝隙处以及晶圆边缘处形成填充层，这样当进行晶背研磨时，由于在切割道等缝隙处以及晶圆边缘处由填充层填充，研磨过程中产生的硅粉末不论是从晶圆侧面还是底面都无法进入芯片，因此可完全解决目前晶背研磨过程中娃粉末进入芯片的冋题。
【附图说明】
[0010]本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
[0011]附图中:
[0012]图1A示出了待进行晶背掩膜的晶圆剖面示意图；
[0013]图1B不出了娃粉末进入芯片的晶圆的不意图；
[0014]图2A?图21示出了根据本发明一实施方式的晶圆减薄方法依次实施各步骤所获得器件的剖面示意图；
[0015]图3示出了根据本发明一实施方式的晶圆减薄方法的流程图。
【具体实施方式】
[0016]在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
[0017]应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
[0018]应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接至IJ”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
[0019]空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
[0020]在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
[0021]本发明提供一种晶圆减薄方法，用于减薄晶圆厚度，以使其轻薄化和小型化，该方法包括下述步骤:提供半导体晶圆，在所述半导体晶圆正面形成钝化层，并蚀刻所述钝化层以形成沟槽；形成覆盖所述晶圆边缘以及所述沟槽和钝化层的填充层；去除晶圆边缘和沟槽区域之外的填充层；在所述钝化层上形成胶带；对所述晶圆进行晶背研磨；去除所述胶带；去除所述填充层。
[0022]本发明提出的晶圆减薄方法，在切割道等缝隙处以及晶圆边缘处形成填充层，这样当进行晶背研磨时，由于在切割道等缝隙处以及晶圆边缘处由填充层填充，研磨过程中产生的硅粉末不论是从晶圆侧面还是底面都无法进入芯片，因此可完全解决目前晶背研磨过程中硅粉末进入芯片的问题。
[0023]为了彻底理解本发明，将在下列的描述中提出详细的结构及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
[0024]下面结合图2A?图21以及图3对本发明一实施方式的晶圆减薄方法做详细描述。
[0025]首先，执行步骤S301，提供半导体晶圆，在所述半导体晶圆正面形成钝化层，并蚀刻所述钝化层以形成沟槽。
[0026]如图2A所示，提供半导体晶圆200，在半导体晶圆200正面形成钝化层201，并蚀刻钝化层201以形成沟槽202。其中晶圆200正面是指在半导体衬底上形成元件、叠层、互连线以及焊垫等的表面，与正面相对的即为晶圆背面。也就是将要进行研磨的表面。
[0027]半导体晶圆200可以是以下所提到的材料中的至少一种:硅、锗、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在半导体晶圆200中形成有诸如PMOS和NMOS晶体管的元件。此外，在半导体晶圆200可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。同样，半导体晶圆200中还可以形成有导电构件，导电构件可以是晶体管的栅极、源极或漏极，也可以是与晶体管电连接的金属互连结构，等等。
[0028]作为示例，在本实施例中，半导体晶圆200为单晶硅，并且其上形成有诸如PMOS和NMOS元件以及互连金属层等。
[0029]钝化层201用于保护晶圆200正面的元件，钝化层201可采用二氧化硅、氮化硅、
氮氧化硅、磷硅酸玻璃、硼磷硅酸玻璃等常用材料中的一种或多种，并通过诸如其可此采用热氧化法、沉积法等本领域常用方法形成。
[0030]作为示例，在本实施例中，通过等离子体化学气相沉积形成二氧化硅和氮化硅的复合层来作为钝化层201。
[0031]当形成钝化层201后，对钝化层201进行蚀刻，以形成沟槽202。其中沟槽202，其中沟槽202对应于晶圆200的切割道等地方。
[0032]钝化层201的蚀刻采用常规的光刻方法，即在钝化层201上形成光刻胶材料，并使用预定形状的掩膜进行曝光，然后通过显影等步骤形成图案化的光刻胶层，并以图案化的光刻胶层为掩膜进行刻蚀以形成预设形状的沟槽。
[0033]接着，执行步骤S302，形成覆盖所述晶圆边缘以及所述沟槽和钝化层的填充层。
[0034]如图2B所示，形成覆盖晶圆200边缘200A以及沟槽202和钝化层201的填充层203。其中填充层203为负光阻或负光刻胶材料，当曝光后，未被光照射的部分可用显影液去除以形成预设图形。填充层203可通过涂覆方法(比如旋转涂覆)或沉积法形成。
[0035]作为示例，在本实施例中，采用化学气相沉积法形成聚酰亚胺(polyimide)材料的填充层20。
[0036]接着，执行步骤S303，进行晶圆边缘曝光，以使覆盖所述晶圆边缘的填充层经受光照。
[0037]如图2C所示，对晶圆200进行晶圆边缘曝光，以使覆盖晶圆200边缘200A的填充层203A经受光照。具体地，可将晶圆200的一边缘对准照射光，并通过旋转晶圆200来使晶圆200的整个边缘经受光照，由于覆盖晶圆200边缘200A的填充层203A为聚酰亚胺负光阻材料，这样经过晶圆边缘曝光后，覆盖晶圆200边缘200A的填充层203A将不溶于显影液。
[0038]接着，执行步骤S304，对所述晶圆进行钝化层曝光；以使覆盖所述沟槽的填充层经受光照。
[0039]如图2D所示，对晶圆200进行钝化层曝光；以使覆盖沟槽202的填充层203B经受光照。具体地，在本实施例中，使用步骤S301中刻蚀钝化层201时所使用的预定形状的掩膜进行钝化层曝光，使得覆盖沟槽202的填充层203B经受光照，而位于钝化层201上方的填充层203C未经受光照，这样经过钝化层曝光后，覆盖沟槽202的填充层203B不溶于显影液，而位于钝化层201上方的填充层203C则溶于显影液。
[0040]接着，执行步骤S305，进行显影、固化和灰化操作，以去除所述晶圆边缘和沟槽区域之外的填充层，并使晶圆边缘和所述沟槽内的填充层固化。
[0041]如图2E所示，对晶圆200进行显影、固化和灰化操作，以去除晶圆200边缘200A和沟槽202区域之外的填充层，并使晶圆边缘200A和沟槽202内的填充层固化。
[0042]具体地，可采用与聚酰亚胺负光阻材料对应的显影液来去除钝化层202上方的填充层203C，并在去除钝化层202上方的填充层203C后进行固化和灰化操作，以使晶圆边缘200A和沟槽202内的填充层固化，并去除晶圆边缘200A和沟槽202内的填充层高于钝化层202的部分。S卩，曝光显影的区域被固化(即边缘区域和中间的沟槽区域)，没有固化的区域被灰化。
[0043]接着，执行步骤S306，在所述钝化层上形成胶带。
[0044]如图2F所示，在钝化层201上形成胶带204。胶带204用于晶背研磨时固定晶圆200和保护晶圆200的正面，可采用本领域常用的胶带，比如UV胶带。
[0045]接着，执行步骤S307，对所述晶圆进行晶背研磨。
[0046]如图2G所示，对晶圆200进行晶背研磨，以去除一定厚度的背面材料，达到减薄晶圆的目的。具体地，晶背研磨采用本领域常用的方法，在此不再赘述。
[0047]接着，执行步骤S308，去除所述胶带。
[0048]如图2H所示，去除钝化层201上的胶带204。胶带204的去除方法采用本领域常用方法，比如通过紫外照射或加热使胶带204的粘附力下降，然后玻璃胶带204即可。
[0049]接着，执行步骤S309，去除所述填充层。
[0050]如图21所示，去除晶圆边缘的填充层203A和沟槽202内的填充层203B。具体地可通过相应的清洗液清洗晶圆200来去除填充层。在本实施例中，采用用于去除聚酰亚胺负光阻材料的TOK清洗液清洗晶圆200来去除晶圆边缘的填充层203A和沟槽202内的填充层203B。
[0051]至此完成了本实施例晶圆减薄方法的全部步骤，可以理解的是，在实际工艺中在本实施例晶圆减薄方法之前、之中或之后还可包括其他的操作，比如步骤S301中，当刻蚀完钝化层201后，还包括清洗步骤，以去除诸如残余的光刻胶、显影液等残余物质，并且进行WAT测试，如果合格则进行后续步骤，如果不合格，则不进行后续步骤。此外，在去除填充层203还可进行目检步骤，以检测所述减薄后的晶圆是否存在问题。
[0052]本实施例提出的晶圆减薄方法，使用负光阻材料作为填充剂，刻蚀钝化层后用负光阻材料填充晶圆边缘区域和缝隙部位(沟槽、切割道等部位)这样在后续晶背研磨时由于晶圆边缘和缝隙部位被负光阻材料填满因而研磨过程中产生的硅粉末无法进入芯片中。在本实施例中，使用负光阻材料作为填充剂，并且在形成填充层时使用两步曝光法，使得晶圆边缘区域和缝隙部位均覆盖有填充层，这样由于晶圆边缘区域和缝隙部位均覆盖有填充层，既可避免仅晶圆边缘区域覆盖有填充层时造成后续晶背掩膜中间区域研磨量更大、研磨不均匀的问题，又可避免仅晶圆缝隙部位覆盖有填充层时造成由于切割道等缝隙部位占比较少(7%左右)而容易掉片的问题。
[0053]本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
【主权项】
1.一种晶圆减薄方法，其特征在于，包括下述步骤: 提供半导体晶圆，在所述半导体晶圆正面形成钝化层，并蚀刻所述钝化层以形成沟槽； 形成覆盖所述晶圆边缘以及所述沟槽和钝化层的填充层； 去除晶圆边缘和沟槽区域之外的填充层； 在所述钝化层上形成胶带； 对所述晶圆进行晶背研磨； 去除所述胶带； 去除所述填充层。2.根据权利要求1所述的晶圆减薄方法，其特征在于，所述填充层为负光阻或负光刻胶材料。3.根据权利要求2所述的晶圆减薄方法，其特征在于，形成所述填充层的步骤还包括下述步骤: 进行晶圆边缘曝光，以使覆盖所述晶圆边缘的填充层经受光照； 对所述晶圆进行钝化层曝光；以使覆盖所述沟槽的填充层经受光照； 进行显影、固化和灰化操作，以去除所述晶圆边缘和沟槽区域之外的填充层，并使晶圆边缘和所述沟槽内的填充层固化。4.根据权利要求3所述的晶圆减薄方法，其特征在于，所述钝化层曝光使用的掩膜和蚀刻所述钝化层使用的掩膜相同。5.根据权利要求2所述的晶圆减薄方法，其特征在于，所述填充层材料为聚酰亚胺。6.根据权利要求2所述的晶圆减薄方法，其特征在于，使用负光阻或负光刻胶材料清洗剂清洗所述晶圆以去除所述填充层。7.根据权利要求1-6之一所述的晶圆减薄方法，其特征在于，在形成覆盖所述晶圆边缘以及所述沟槽和钝化层的填充层之前还包括:对所述晶圆进行晶圆可接受测试，如果测试合格则进行后续步骤；反之，则不进行后续步骤。8.根据权利要求1-6之一所述的晶圆减薄方法，其特征在于，在去除所述填充层后还包括:目检步骤，以检测所述减薄后的晶圆是否存在问题。
【文档编号】H01L21/312GK106033708SQ201510107555
【公开日】2016年10月19日
【申请日】2015年3月11日
【发明人】陈林, 徐超, 吴旭升
【申请人】中芯国际集成电路制造(上海)有限公司