用于防止薄晶圆破裂的结构和方法
【专利说明】用于防止薄晶圆破裂的结构和方法
[0001]相关申请的交叉引用
[0002]本申请要求于2014年I月28日提交的标题为“用于防止薄晶圆破裂的结构和方法”的美国临时专利申请第61/932，498号的优先权，其全部内容通过引用结合于此作为参考。
技术领域
[0003]本发明涉及用于防止薄晶圆破裂的结构和方法。
【背景技术】
[0004]在半导体器件形成工艺中，将器件管芯接合至晶圆。通常，在将管芯接合到晶圆上之后，应用模塑料以封装器件管芯和晶圆。应用模塑料后，实施管芯锯切以将晶圆和器件管芯锯切为封装件，其中每个封装件可以包括一个器件管芯和晶圆中的一个芯片。通常使用刀片切割穿晶圆中的划线来实施管芯锯切。
[0005]晶圆上芯片组装期间的晶圆模制工艺可以引起模塑料收缩和例如硅衬底和模塑料之间的热膨胀系数(CTE)失配，从而导致不可接受的晶圆级翘曲。晶圆翘曲可能引起对组件中的衬底通孔(TSV)和低k电介质的损坏。由于在形成工艺期间诱导的应力，很容易使模制的晶圆上的薄硅破裂。难以对衬底和模塑料的混合材料结构实施管芯锯切。
【发明内容】
[0006]为了解决现有技术中存在的问题，根据本发明的一个方面，提供了一种形成半导体器件的方法，所述方法包括:提供安装在衬底的第一侧上的第一管芯和第二管芯，其中，所述衬底在所述第一管芯和所述第二管芯之间具有凹槽；在所述凹槽中形成一个或多个模塑料层，至少一个所述模塑料层沿着所述第一管芯和所述第二管芯的侧壁延伸；在所述凹槽中分割所述衬底以形成分割的结构。
[0007]在上述方法中，还包括:减薄所述衬底的第二侧，所述减薄暴露出所述凹槽中的所述模塑料层的至少一部分。
[0008]在上述方法中，实施所述分割，从而使得在所述分割之后，所述模塑料层的至少一部分保留在所述衬底的侧壁上。
[0009]在上述方法中，所述衬底包括处理的晶圆，并且其中，所述分割生成堆叠的管芯封装件。
[0010]在上述方法中，所述提供包括:将所述第一管芯和所述第二管芯放置在所述衬底上；以及在所述放置之后，在所述第一管芯和所述第二管芯之间使所述衬底凹进，从而形成所述凹槽。
[0011]在上述方法中，所述提供包括:提供所述衬底；使所述衬底凹进，从而形成所述凹槽；以及在所述凹进之后，将所述第一管芯和所述第二管芯放置在所述凹槽的相对两侧上的所述衬底上。
[0012]在上述方法中，形成一个或多个所述模塑料层包括:以第一模塑料层填充所述凹槽；以及在所述第一模塑料层上方形成第二模塑料层。
[0013]在上述方法中，还包括平坦化所述第二模塑料层，从而暴露出所述第一管芯的上表面。
[0014]根据本发明的另一方面，还提供了一种形成半导体器件的方法，所述方法包括:提供衬底，所述衬底的第一侧具有第一管芯区域和第二管芯区域；将第一管芯放置在所述衬底的所述第一管芯区域上并且将第二管芯放置在所述衬底的所述第二管芯区域上；在所述第一管芯区域和所述第二管芯区域之间的所述衬底中形成凹槽；以及在所述凹槽中和在所述第一管芯和所述第二管芯之间形成一个或多个模塑料层。
[0015]在上述方法中，还包括减薄所述衬底的第二侧，所述减薄暴露出所述模塑料层的至少一部分。
[0016]在上述方法中，在将所述第一管芯和所述第二管芯放置在所述衬底上之前，实施在所述衬底中形成所述凹槽。
[0017]在上述方法中，在将所述第一管芯和所述第二管芯放置在所述衬底上之后，实施在所述衬底中形成所述凹槽。
[0018]在上述方法中，还包括使所述模塑料层的最上表面与所述第一管芯的上表面平坦化。
[0019]在上述方法中，所述凹槽沿着所述衬底的外围延伸，并且形成所述一个或多个模塑料层包括沿着所述衬底的外围形成所述一个或多个模塑料层。
[0020]在上述方法中，还包括分割所述衬底，从而形成分割的衬底，所述模塑料层的至少一部分完全覆盖所述衬底的侧壁。
[0021]根据本发明的又一方面，还提供了一种半导体结构，包括:第一衬底；第二衬底；安装至所述第一衬底；第一模塑料层，位于所述第一衬底旁边；以及第二模塑料层，位于所述第二衬底旁边。
[0022]在上述半导体结构中，所述第一衬底包括延伸至所述第一衬底的背侧的多个通孔。
[0023]在上述半导体结构中，所述第一模塑料层延伸至所述第一衬底的上表面。
[0024]在上述半导体结构中，穿过所述第二模塑料层暴露所述第二衬底的上表面。
[0025]在上述半导体结构中，所述第一模塑料层和所述第二模塑料层是相同的材料。
【附图说明】
[0026]当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各方面。应该注意，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0027]图1至图7示出了根据一些实施例的形成半导体器件的各个中间阶段。
[0028]图8和图9示出了根据一些实施例的形成半导体器件的各个中间阶段。
[0029]图10和图11示出了根据一些实施例的形成半导体器件的各个中间阶段。
[0030]图12是根据一些实施例的晶圆在分割之前的平面图。
[0031]图13和图14示出了根据一些实施例的形成半导体器件的各个中间阶段。
[0032]图15A至图18B示出了根据一些实施例的具有安装在另一衬底上的多个衬底的各个实施例。
[0033]图19和图20示出了根据一些实施例的形成半导体器件的各个中间阶段。
[0034]图21是根据一些实施例的示出形成半导体封装件的方法的流程图。
【具体实施方式】
[0035]以下公开内容提供了许多用于实现本发明所提供主题的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本发明。当然，这些仅仅是实例，而不旨在限制本发明。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本发明可在各个实例中重复参考标号和/或字符。该重复是为了简单和清楚的目的，并且其本身不指示所讨论的各个实施例和/或配置之间的关系。
[0036]而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等的空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)元件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其他方式定向(旋转90度或在其他方位上)，而本文使用的空间相对描述符可以同样地作相应的解释。
[0037]在具体上下文中描述本文中论述的实施例，即，切割晶圆上芯片(CoW)结构，从而形成三维集成电路(3DIC)封装结构。例如，将多个晶片(dice)放置在衬底上，诸如其上形成有集成电路的处理的晶圆。分割衬底以提供例如3DIC结构的堆叠的集成电路。然而，提供这些实施例仅用于说明的目的并且可以在其他实施例中使用当前公开的各方面。例如，诸如本文中所公开的那些的实施例可以与诸如封装衬底、内插器等的其他类型的衬底一起利用。此外，本文中所述的工艺被简化和仅用于说明，并且不限制实施例或权利要求的范围，并且这些实例被呈现为用于解释和理解实施例。
[0038]