专利名称：存储设备和半导体器件的制作方法
技术领域：
本发明涉及半导体器件，尤其涉及能通过使用用于存储电路的有机化合物来存储、擦除和重写数据的半导体器件。此外，本发明涉及能通过使用有机化合物来存储、擦除和重写数据的存储电路(存储器件)。
背景技术：
近年来，用于生产、管理等的识别技术已引起了注意，其中ID(识别码)被分配给每个对象以展现有关该对象的数据，诸如其历史。最重要的是，已开发了能在无接触的情况下收发数据的半导体器件。特别地，与这些半导体器件一样，RFID(射频识别)标签(也称为ID标签、、IC标签、IC芯片、RF(射频)标签、无线标签、电子标签、或无线芯片)等已被引入公司、市场等。
当前所使用的许多半导体器件具有使用由Si等制成的半导体基片的天线和电路(这种电路也称为IC(集成电路)芯片)，且IC芯片通过使用存储电路(也称为存储设备或存储器)、控制电路等形成。特别地，通过提供能存储大量数据的存储电路，可提供更为复杂和更高附加值的半导体器件。
一般而言，以下给出的是要提供给半导体器件的存储电路(存储设备)DRAM(动态随机存取存储器)、SRAM(静态随机存取存储器)、FeRAM(铁电随机存取存储器)、掩模ROM(只读存储器)、EPROM(电可编程序只读存储器)、EEPROM(电可擦可编程序只读存储器)、闪存等。其中，DRAM和SRAM是易失性存储电路；因此，一旦掉电，数据就被擦除。因此，数据需要在每次通电时写入。
在非易失性存储器中，用户可在EPROM、EEPROM、闪存和FeRAM中自由写入和擦除数据。随着近年来信息技术的进步，已需要能高速存储、擦除和读取更大量数据的存储器，且非易失性存储器的尺寸减小、成本降低以及集成是重要的问题。然而，EPROM具有需要使用UV射线来擦除数据的缺点。尽管EEPROM和闪存是非易失性存储电路，但因为使用了包括两个栅极电极的元件，制造步骤的数量增加。相反，因为FeRAM使用了铁电薄膜材料且用于Si处理的材料和工艺可用于FeRAM，所以FeRAM在其特性上更优并具有低成本制造的潜力。但是，在这种FeRAM的实际应用中有延迟，这是因使铁电薄膜薄化过程中的技术困难引起的。
发明内容
鉴于以上问题，本发明的一个目的是低成本地提供非易失性的、便于制造的、并且能够存储和擦除信息的存储设备和半导体器件。
根据本发明的存储装置和半导体器件都包括第一导电层、面向第一导电层的第二导电层、以及包含设置在第一导电层和第二导电层之间的至少一类有机化合物的层，其中有机化合物可电化学地掺杂或除杂(dedope)。通过向该存储元件馈入电流，在导电层之间提供的有机化合物被电化学掺杂。换言之，通过传送电子，电导率可增大约103～1010倍。这使得掺杂状态和除杂状态下的存储元件中所流动的电流量产生较大的差值。通过读取该差值，可分辨信息0和信息1。因而，可给出作为存储设备和半导体器件的多个功能。
此外，在本发明的存储设备和半导体器件中，当有机化合物被掺杂或除杂时，第一导电层和第二导电层的一个或两个被部分地离子化。因此，在导电层之间提供的有机化合物可通过在导电层之间施加电压来掺杂或除杂。此外，因为掺杂和除杂仅可通过翻转所施加的正负电势来控制，所以信息可任意地写入、擦除和重写。因而，可提供非易失性的和可重写的存储设备和半导体器件。
本文中所述的掺杂表示电化学氧化或还原，而除杂表示从电化学氧化或还原状态返回到初始中性状态。
根据本发明的存储设备包括一存储元件，包括第一导电层、第二导电层、以及包含在第一导电层和第二导电层之间的至少一类有机化合物的层，其中当电流在第一导电层和第二导电层之间馈入时有机化合物还原，且第一导电层和第二导电层之一被氧化，使第一导电层和第二导电层之一被部分氧化。
根据本发明的存储设备包括一存储元件，包括第一导电层、第二导电层、以及包含在第一导电层和第二导电层之间的至少一类有机化合物的层，其中金属阳离子存在于有机化合物中，且其中当在第一导电层和第二导电层之间馈入电流时，有机化合物被氧化，金属阳离子也被还原。
在前述结构中，第一导电层和第二导电层之一或两者具有-3.0V或更高、以及+0.8V或更低的标准电势，其中饱和甘汞电极作为基准。
此外，存储设备可具有在第一方向上延伸的多条位线，以及在与第一方向垂直的第二方向上延伸的多条字线。
本发明的半导体器件包括一存储元件，包括第一导电层、第二导电层、以及包含在第一导电层和第二导电层之间的至少一类有机化合物的层；以及晶体管，其中该晶体管的源极或漏极区域与第一导电层或第二导电层电连接，且其中当电流被馈入第一导电层和第二导电层之间时有机氧化物被还原，且第一导电层和第二导电层之一被氧化，从而第一氧化层和第二氧化层之一被部分氧化。
本发明的半导体器件包括一存储元件，包括第一导电层、第二导电层、以及包含在第一导电层和第二导电层之间的至少一类有机化合物的层；以及晶体管，其中该晶体管的源极或漏极区域与第一导电层或第二导电层电连接，且其中金属阳离子存在于有机化合物中，且其中当在第一导电层和第二导电层之间馈入电流时，有机化合物被氧化，金属阳离子也被还原。
在以上结构中，第一导电层和第二导电层之一或两者具有-3.0V或更高、以及+0.8V或更低的标准电势，其中饱和甘汞电极作为基准。
此外，半导体器件可具有在第一方向上延伸的多条位线，以及在与第一方向垂直的第二方向上延伸的多条字线。
在以上结构中，有机化合物最好是结合聚合物。此外，本发明的一方面是使用前述存储设备和半导体器件的电子装置。该电子装置包括液晶显示设备、EL是设备、电视设备、移动电话、打印机、照相机、个人计算机、装有耳机的眼镜、扬声器设备、耳机、导航设备、ETC的车载设备、电子钥匙等。
根据本发明，数据可任意写入、擦除和重写。此外，具有微细结构的价廉存储设备和半导体器件可通过应用本发明来提供。
在附图中图1示出本发明的半导体器件的一个结构示例；图2A～2C示出本发明的半导体器件的结构示例；图3A和3B示出本发明的半导体器件的结构示例；图4A和4B示出本发明的半导体器件的结构示例；图5A和5B示出本发明的半导体器件的结构示例；图6A～6D示出用于制造本发明的半导体器件的方法的一个示例；图7A～7E示出本发明的半导体器件的结构示例；
图8A和8B示出本发明的半导体器件的结构示例；图9A～9E示出用于制造半导体器件的方法的结构示例；图10A～10C示出本发明的半导体器件的结构示例；图11A～11C示出本发明的半导体器件的结构示例；图12A和12B示出本发明的半导体器件的结构示例；图13A和13B示出本发明的半导体器件的结构示例；图14A～14C示出用于制造本发明的半导体器件的方法的结构示例；图15A和15B示出用于制造本发明的半导体器件的方法的结构示例；图16A和16B示出用于制造本发明的半导体器件的方法的结构示例；图17A和17B示出用于制造本发明的半导体器件的方法的结构示例；图18示出用于制造本发明的半导体器件的方法的结构示例；图19A～19E示出用于制造本发明的半导体器件的方法的结构示例；图20A～20E示出用于制造本发明的半导体器件的方法的结构示例；图21A和21B示出本发明的半导体器件的结构示例；图22A～22C示出其中将本发明的半导体器件提供给显示设备的结构示例；图23A～23C示出本发明的半导体器件的使用；图24A和24B示出本发明的半导体器件的结构示例；图25示出本发明的半导体器件的结构示例；图26示出本发明的半导体器件的使用；图27A～27H示出本发明的半导体器件的使用。
具体实施例方式
实施方式本发明的各实施方式将参照附图进行描述。但是，本发明并不限于以下描述，且本领域技术人员容易理解可不同地更改模式和细节而不背离本发明的范围和精神。因此，本发明并被不解释为受本文所示的各实施方式的描述限制。应当注意，表示相同物品的标号可用在本文此后描述的结构在附图中通用。
实施方式1本实施方式将描述存储设备(下文中也称为存储电路或有机存储器)的结构示例，其中有机化合物在两个导电层之间提供，参见附图。
如图1所示，由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等制成的玻璃基片、石英基片、陶瓷基片等可用作基片30。也可使用包含不锈钢的金属基片、或其上形成绝缘层的半导体基片。尽管由诸如PET的塑料的柔性合成树脂制成的基片通常倾向于具有比以上基片低的容许温度极限，但只要该基片能承受制造步骤中的处理温度就仍然能使用由柔性合成树脂制成的基片。
作为第一导电层27和第二导电层28之一或两者，可使用标准电势为-3.0V或更高、以及+0.8V或更低的金属，其中饱和甘汞电极作为基准。具体地，镁(Mg)、铝(Al)、锌(Zn)、铬(Cr)、铁(Fe)、镉(Cd)、钴(Co)、镍(Ni)等是较佳示例。可使用包括从这些元素中选择的一类元素、或包含其中多个元素的合金的单一层，或多层结构。
如果第一导电层27和第二导电层28之一用金属或合金制成，则另一个导电层可用标准电势为+0.8V或更高的金属或合金制成，其中饱和甘汞电极作为基准。具体地，可使用金(Au)、银(Ag)、铂(Pt)、钯(Pd)等。可使用包括透明金属氧化物的导电材料。作为透明的导电材料，可使用氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、掺镓氧化锌(GZO)、或其它透光导电氧化物材料。此外，可使用包含二氧化硅的氧化铟锡、或包含二氧化硅的氧化铟，其中还混合有2～20重量％的氧化锌(ZnO)。以上材料可通过微滴排放法、蒸镀法、溅射法、CVD法、旋涂法、或诸如丝网印刷术或凹版印刷术的印刷术形成。例如，Ag可通过微滴排放法形成，而Al可通过蒸镀法形成。
有机化合物层29用这样的方法提供用可电化学掺杂或除杂的材料形成的层设置在单层或多层结构中。或者，在使用多种材料的情形中，它们可形成为混合层。在使用多种材料的情形中，只要材料包括至少一种可电化学掺杂或除杂的材料，其它材料就可以是不可掺杂或除杂的材料。具体地，材料可以是绝缘体或有机电解质。这些有机化合物通过蒸镀法、旋涂法、喷墨法、浸涂法、印刷术等形成。通过采用这些方法，可形成具有较高薄膜质量和受控薄膜厚度的薄膜。因而，存储设备的制造工艺简化和成本降低是可能的。
作为可电化学掺杂或除杂的材料，可给出如下蒽衍生物，诸如9，10-二苯基蒽和9，10-双(2-萘基)蒽；联蒽衍生物，诸如10，10’-二苯基9，9’-双蒽；芘衍生物，诸如1，3，6，8-四苯基芘；咔唑衍生物，诸如4，4’-双(N-咔唑基)联苯；噁唑衍生物，诸如4，4’-双(5-甲基苯并噁唑-2-基)芪；以及芪衍生物，诸如4，4’-双(2，2-二苯基乙烯基)联苯。或者，可使用典型的金属络合物，诸如三(8-羟基喹啉)铝(缩写为Alq3)、三(4-甲基-8-羟基喹啉)铝(缩写为Almq3)、二(10-羟基苯并-喹啉酸(quinolinalato))铍(缩写为BeBq2)、二(2-甲基-8-羟基喹啉)-(4-羟基-联苯基)-铝(缩写为BAlq)、双[(2-(2-羟基苯基)-羟基苯并噁唑(benzoxazolato))]锌(缩写为Zn(BOX)2)、以及双[(2-(2-羟基苯基)-羟基苯并噻唑(benzothiazolato))]锌(缩写为Zn(BTZ)2)。此外，可使用三唑衍生物，诸如3-(4-叔丁基-苯基)-4-(4-乙苯基)-5-(4-联苯基)-1，2，4-三唑；菲咯啉衍生物，诸如红菲绕啉或浴铜灵。
作为更佳的材料，给出可通过诸如旋涂法、浸涂法、或喷墨法的湿法形成的聚合物。具体地，聚(对亚苯基亚乙烯)、聚(对亚苯基亚乙炔)、聚芴(polyfluorene)、聚(乙炔)、其取代产物、聚硅烷、聚苯胺、聚噻吩、聚吡咯、聚嘧啶等是较佳的。因为这些聚合物常具有较低的溶解性，较佳地是引入诸如烷基的取代基，更佳地是引入具有1-6个碳原子的烷基。这些材料通常通过湿法形成；然而，也可使用蒸镀法。
这种结构使得仅通过改变施加在导电层上的正负电势掺杂或除杂导电层之间提供的有机化合物成为可能。这将参照图2A～4B进行描述。
将在图2A～2C中观察一存储元件，其中两个导电层使用标准电势为+0.8V或以上的金属，饱和甘汞电极作为基准。具体地，将参照使用离子化倾向较低的金属，诸如Pt或Au。前述有机化合物层129在这两个导电层之间提供，即可电化学掺杂或除杂的材料。如果有机化合物层29在初始状态时处于已除杂状态，则通过从作为阳极的第二导电层28向作为阴极的第一导电层27馈入电流会发生以下三种现象。
第一种现象是电子41从阴极注入有机化合物层29以n型掺杂有机化合物。换言之，有机化合物减去一个电子以变成阴离子种类。然而，因为反阳离子不存在且电场施加在元件上，所以所注入的电子41不会逗留在一个有机化合物分子中，而是趋近阳极，同时沿有机化合物的分子最低空余轨道(LUMO)跳动。如果在阳极中未注入空穴，则电子经过以到达阳极(参见图2A)。
第二种现象是空穴42从阳极注入有机化合物层29以p型掺杂有机化合物，即氧化有机化合物。然而，即使在这种情形中，因为反阳离子不存在且电场施加在元件上，所以所注入的空穴42趋近阴极，同时沿有机化合物的最高被占用分子轨道(HOMO)跳动。如果在阴极中未注入电子，则空穴42到达阴极(参见图2B)。
如果第一种和第二种现象发生，则电子在有机化合物层和导电层之间传送；然而，最后取得初始状态，且有机化合物层不可掺杂。
第三种现象是空穴42从阳极注入有机化合物层29以p型掺杂有机化合物，即氧化有机化合物，使有机化合物变成阳离子种类。同时，电子41从阴极注入有机化合物层29使有机化合物被n型掺杂，即还原而变成阴离子种类(图2C)。在这种情形中，因为存在阳离子种类和阴离子种类，电荷在元素中保持中和。然而，因为有机化合物的这些离子种类很难移动，所以每一个离子种类被局部化。这种状态从能量角度而言是极为不利的，从而类似于第一和第二种现象，电子趋向阳极而空穴趋向阴极。
结果，与第一和第二种现象相似，电子到达阳极而空穴到达阴极。或者，电子41和空穴42重新组合。在重新组合的情形中，有机化合物变成受激状态；然而，受激有机化合物立即被去活化成基态并返回到初始状态。因此，如果对两个电极都使用离子化倾向低到不会发生离子化的导电层，则导电层之间提供的有机化合物不能被掺杂。即使有机化合物在初始状态中被p型掺杂或n型掺杂，有机化合物也不能除杂。换言之，有机化合物不具有作为存储元件所需的功能。
相反，参照图3A进行有关存储元件的描述，该存储元件使用标准电势为+0.8V或更高的金属，其中饱和甘汞电极作为一导电层(称为第一导电层27)的基准，并使用标准电势为-3.0V或更高以及+0.8V或更低的金属，其中饱和甘汞电极作为另一导电层(称为第二导电层28)的基准。在初始状态中，有机化合物处于以除杂情形，且通过用作为阴极的第一导电层27和作为阳极的第二导电层28馈入电流，会发生以下现象。
电子41从阴极注入以n型掺杂有机化合物。换言之，有机化合物减去一个电子而变成阴离子种类。然而，因为使用前述第二导电层的电极的氧过电压在阳极和有机化合物层29之间的界面上如此之低，以致于空穴向有机化合物层29的注入，即有机化合物层的氧化不会发生，而第二导电层本身却被氧化。因此，阳极被离子化而变成金属阳离子(离子43)，并在有机化合物层29中扩散。因而，产生与已通过n掺型掺杂有机化合物所生成的阴离子种类相反的阳离子以保持有机化合物层29的电荷中性。这种状态就热力学而言是稳定的，从而完成n型掺杂。这大大改变了有机化合物层29的导电性，从而允许信息写入。
接下来，将参照图3B描述逆转施加在该存储元件上的正负电势以便擦除信息的情形。因为信息通过逆转所施加的正负电势来擦除，所以第一导电层27用作阳极，而第二导电层28用作阴极。在图3B中，已作n型掺杂的有机化合物层29夹在第一导电层27和第二导电层28之间。在第一导电层27用作阳极，而第二导电层28用作阴极，并且电流在所施加的其正负电势逆转的情况下馈入的情形中，发生以下现象。
在阳极附近，阳极有如此之低的离子化倾向使得阳极未被氧化，并从已作n型掺杂的有机化合物层29中得到电子41；因此，进行除杂。另一方面，在阴极附近，电子41从阴极注入有机化合物层。然而，要将电子进一步注入已完成n型掺杂的有机化合物层29是困难的。因此，有机化合物不作进一步的n型掺杂。相反，扩散离子43移向阴极以还原而变成0价金属，然后附于阴极。将以上结果在整个元件上推而广之，已作n型掺杂的有机化合物层29被除杂。这大大改变了有机化合物层29的导电性，从而允许信息被擦除。
尽管本实施方式已示出了这样的示例信息通过n型掺杂已除杂的有机化合物层29来写入，且信息通过逆转正负电势除杂有机化合物层29来擦除，但信息可通过预先提供已作n型掺杂的有机化合物层并对有机化合物层除杂来写入，且信息可通过再次n型掺杂有机化合物层来擦除。此外，信息可通过利用p型掺杂和除杂情形而非n型掺杂和除杂情形中的电导率差来写入和擦除。
类似地，将参照图4A和4B描述一存储元件，该存储元件使用标准电势为-3.0V或更高以及+0.8V或更低的金属，其中饱和甘汞电极用作第一导电层27和第二导电层28的基准。在该初始状态中有机化合物层29处于已除杂状态，并且在电流通过将第一导电层27用作阴极并将第二导电层28用作阳极来馈入的情形中会发生以下现象。
对于阴极，因为第一导电层具有较高的氢过电压，所以电子41可简便地注入有机化合物层29，并且有机化合物层29接收电子41。即，进行n型掺杂。然而，因为第二导电层在阳极和有机化合物层29之间的界面上具有较低的氧过电压，所以有机化合物未被氧化。因此，空穴从阳极向有机化合物层29的注入，即有机化合物层29的氧化未发生，但第二导电层本身被氧化。因此，阳极的一部分，特别是在阳极和有机化合物层29之间的界面附近的阳极部分变成阳离子(金属离子44)，以扩散到有机化合物层29。因此，从整个元件来看，有机化合物层29变成一阴离子种类，并从阳极提供其反阳离子以使有机化合物的还原反应得以实现。这表示有机化合物层29可进行n型掺杂。这大大改变了有机化合物层29的导电性，从而允许信息写入。
此时，将参照图4B描述通过逆转施加在已完成写入的元件上的正负电势来擦除信息的情形。在第一导电层27用作阳极而第二导电层28用作阴极、并且电流在所施加的其正负电势逆转的情况下馈入的情形中，会发生以下现象。
因为已作n型掺杂的有机化合物层29在第一导电层27的附近可简便地氧化，所以第一导电层27未被氧化，且已作n型掺杂的有机化合物层29被除杂。同时，在第二导电层28附近，难以进一步将电子注入已完成n型除杂的有机化合物层29。因此，来自第一导电层27的金属离子44被还原以附于第一导电层27。因而，从整个元件来看，已作n型掺杂的有机化合物层29被除杂。换言之，信息可被擦除。即使在该元件中，仍可预先提供已作n型掺杂的有机化合物层29，且信息可通过除杂有机化合物层29来写入，信息可通过再次n型掺杂有机化合物来擦除。此外，信息可通过利用p型掺杂和除杂情形而非n型掺杂和除杂情形中的电导率差来写入和擦除。
实施方式2本实施方式将参照附图描述在存储元件部分中包括有机化合物层的存储电路的结构示例。更具体地，本实施方式将示出具有无源矩阵结构的存储电路的情形。
图5A示出本发明的半导体器件的结构示例，包括存储单元阵列22，其中存储单元21排列成矩阵形式；位线驱动器电路26，具有列解码器26a、读取电路26b、以及选择器26c；字线驱动器电路24，具有行解码器24a和电平移动器24b；以及接口23，具有写入电路等以与外界通信。注意，在此示出的存储电路16的结构仅是一个示例，并且存储电路16还可包括其它电路，诸如读出放大器、输出电路以及缓冲电路，且此外，写入电路可设置在位线驱动器电路中。
存储单元21具有有机化合物层(下文中也称为有机存储元件)设置在一对导电层之间的结构。在此，存储单元21具有形成字线Wy(1≤y≤n)的第一导电层、形成位线Bx(1≤x≤m)的第二导电层、以及设置在第一导电层和第二导电层之间的有机化合物层。有机化合物层以单层或多层结构提供。
存储单元阵列22的上表面结构的一个示例如图5B所示。
存储单元阵列22具有在第一方向上延伸的第一导电层27、覆盖第一导电层27的有机化合物层、以及在不同于第一方向的第二方向(在此，第二方向与第一方向垂直)上延伸的第二导电层28。此外，有机化合物层设置在第一导电层27和第二导电层28之间。第一导电层27和第二导电层28分别对应于字线Wy和位线Bx。
然后，将参照图6A～6D描述制造具有以上结构的有机存储器的方法。要注意，图6A～6D示出图5B所示的存储单元阵列22中沿直线A-B的横截面结构。
首先，通过有选择地排放具有导电性的组合物来在基片30上形成第一导电层27(图6A)。第一导电层27不仅可通过微滴排放法而且可通过蒸镀法、溅镀法、CVD法、旋涂法、或诸如丝网印刷术或凹版印刷术的印刷术形成。例如，第一导电层27可通过溅镀法或CVD法用导电材料形成，然后使用光刻法有选择地蚀刻该导电材料。
然后，形成有机化合物层29以便于覆盖第一导电层27(图6B)。有机化合物层29可通过微滴排放法、丝网印刷术、凹版印刷术、旋涂法或蒸镀法形成。这些方法可提高加工效率。
随后，通过有选择地在有机化合物层29上排放导电组合物来形成第二导电层28(图6C)。在此，具有多个有机存储元件的存储元件部分39通过层叠第一导电层27、有机化合物层29、以及第二导电层28来形成。第二导电层28可通过与形成第一导电层27不同的方法来形成。例如，第一导电层27可通过由CVD法或溅镀法在整个表面上形成导电材料、然后有选择地蚀刻该导电材料来形成，并且第二导电层28可有选择地通过微滴排放法、丝网印刷术等直接形成。在该情形中，因为蚀刻并非为形成第二导电层28所必需，所以可抑制对有机化合物层29的损害。
接着，提供作为保护膜的绝缘层31，以便于覆盖第二导电层28(图6D)。
通过以上步骤，可形成具有无源矩阵存储电路的半导体器件。然后，具体描述用于每个前述步骤的材料等。
作为基片30，可使用由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等制成的玻璃基片、石英基片、陶瓷基片等。或者，也可使用包含不锈钢的金属基片、或其上形成绝缘层的半导体基片。尽管由诸如PET的塑料的合成树脂制成的柔性基片通常倾向于具有比以上基片低的容许温度，但只要该基片能承受制造步骤中的处理温度就仍然能使用该柔性基片。要注意，基片30的表面可通过由CMP法等抛光来平整。
第一导电层27和第二导电层28之一或两者可用标准电势为-3.0V或更高以及+0.8V或更低的金属来形成，其中饱和甘汞电极作为基准。具体地，镁(Mg)、铝(Al)、锌(Zn)、铬(Cr)、铁(Fe)、镉(Cd)、钴(Co)、镍(Ni)等是较佳的。可使用包括从这些金属中选择的一类元素、或包含其中多个元素的合金的单一层，或多层结构。
在第一导电层27和第二导电层28之一用金属或合金制成的情形中，另一个导电层可用标准电势为+0.8V或更高的金属或合金制成，其中饱和甘汞电极作为基准。具体地，金(Au)、银(Ag)、铂(Pt)、钯(Pd)等是较佳的。此外，可使用具有透明属性的金属氧化物。作为透明的导电材料，可使用氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、掺镓氧化锌(GZO)、或其它具有透光属性的导电氧化物。此外，可使用包含二氧化硅的氧化铟锡、或包含二氧化硅的氧化铟，其中还混合有2～20重量％的氧化锌(ZnO)。以上材料可通过微滴排放法、蒸镀法、溅镀法、CVD法、旋涂法、或诸如丝网印刷术或凹版印刷术的印刷术形成。例如，Ag可通过微滴排放法形成，而Al可通过蒸镀法形成。
有机化合物层29用可电化学掺杂或除杂的材料的单层或多层结构形成。或者，在使用多种材料的情形中，可使用混合层。在使用多种材料的情形中，只要有至少一种可电化学掺杂或除杂的材料，其它材料就可以是不可电化学掺杂或除杂的材料。具体地，可使用绝缘体或有机电解质。这些有机化合物通过蒸镀法、旋涂法、喷墨法、浸涂法、印刷术等形成。通过采用这些方法，可制造具有良好薄膜质量和受控厚度的薄膜。因而，存储设备的制造工艺简化和成本降低是可能的。
作为可电化学掺杂或除杂的材料，可给出如下蒽衍生物，诸如9，10-二苯基蒽和9，10-双(2-萘基)蒽；联蒽衍生物，诸如10，10’-二苯基9，9’-双蒽；芘衍生物，诸如1，3，6，8-四苯基芘；咔唑衍生物，诸如4，4’-双(N-咔唑基)联苯；噁唑衍生物，诸如4，4’-双(5-甲基苯并噁唑-2-基)芪；以及芪衍生物，诸如4，4’-双(2，2-二苯基乙烯基)联苯。或者，可使用典型的金属络合物，诸如三(8-羟基喹啉)铝(缩写为Alq3)、三(4-甲基-8-羟基喹啉)铝(缩写为Almq3)、二(10-羟基苯并-喹啉酸(quinolinalato))铍(缩写为BeBq2)、二(2-甲基-8-羟基喹啉)-(4-羟基-联苯基)-铝(缩写为BAlq)、双[(2-(2-羟基苯基)-羟基苯并噁唑(benzoxazolato))]锌(缩写为Zn(BOX)2)、以及双[(2-(2-羟基苯基)-羟基苯并噻唑(benzothiazolato))]锌(缩写为Zn(BTZ)2)。此外，可使用三唑衍生物，诸如3-(4-叔丁基-苯基)-4-(4-乙苯基)-5-(4-联苯基)-1，2，4-三唑；菲咯啉衍生物，诸如红菲绕啉或浴铜灵。
作为更佳的材料，给出可通过诸如旋涂法、浸涂法、或喷墨法的湿法形成的聚合物。具体地，聚(对亚苯基亚乙烯)、聚(对亚苯基亚乙炔)、聚芴(polyfluorene)、聚(乙炔)、其取代产物、聚硅烷、聚苯胺、聚噻吩、聚吡咯、聚嘧啶等是较佳的。因为这些聚合物常具有较低的溶解性，较佳地是引入诸如烷基的取代基，更佳地是引入具有1-6个碳原子的烷基。这些材料通常通过湿法形成；然而，也可使用蒸镀法。
作为绝缘层31，含氮或氧的无机材料等可用单层或多层结构形成，诸如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)、氮氧化硅(SiNxOy)(x＞y)等。此外，诸如聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸、环氧、或硅氧烷的有机材料用单层或多层结构形成。此外，可层叠有机材料和无机材料。硅氧烷材料对应于包括Si-O-Si键的材料。硅氧烷的骨架结构包括硅和氧的键。作为取代基，使用至少包括氢的有机基(诸如烷基或芳烃)。氟代基可用作取代基。此外，至少包括氢和氟代基的有机基团可用作取代基。
图6A～6D所示的结构仅是一示例，且本发明并不限于该结构。与以上结构不同的结构将在图7A～7E中示出。
在图6A～6D中，有机化合物层29在整个表面上形成以便于覆盖第一导电层27。在相邻存储单元之间侧向的电场效应是关注点的情形中，绝缘层32可设置在为相应存储单元提供的有机化合物层之间，以便于使为存储单元提供的有机化合物层分开(图7A)。换言之，可有选择地为每个存储单元提供有机化合物层29。在该情形中，通过有选择地由微滴排放法、丝网印刷术、凹版印刷术等形成每个存储单元的有机化合物层，可有效地提供有机化合物层。
可在多个第一导电层27之间提供绝缘层37以便于覆盖第一导电层27的端部，从而防止存储单元之间侧向的电场效应、或者当提供覆盖第一导电层27的有机化合物层29时防止因多个第一导电层27之间的梯级引起的有机化合物层29的破裂(图7B)。在该情形中，绝缘层37可通过微滴排放法有选择地在多个第一导电层27之间形成。
在图6A～6D所示的结构中，具有整流属性的元件可设置在第一导电层27和有机化合物层29之间(图7C)。具有整流属性的元件通常是肖特基(schottky)二极管、具有PN结的二极管、具有PIN结的二极管、栅极电极与漏极电极相连的晶体管等。在此，示出包括半导体层34和35的PN结二极管设置在第一导电层27和有机化合物层29之间的情形。半导体层34和35之一是N型半导体，而另一个是P型半导体。这样，通过提供具有整流属性的二极管，可改进读取和写入操作的容限和准确度。具有整流属性的元件可设置在有机化合物层29和第二导电层28之间。
尽管图6A～6D示出了其中在基片30上提供存储元件部分39的结构，本发明并不限于该结构。可在基片30上形成薄膜晶体管(TFT)779，并可在薄膜晶体管779上形成存储元件部分39(图7D)，或者可形成将由Si等制成的半导体基片或SOI基片用作基片30、并将基片用作沟道部分的场效应晶体管(FET)778，并可在场效应晶体管778上形成存储元件部分39(图7E)。在此，尽管已示出了在薄膜晶体管779或场效应晶体管778上形成存储元件部分39的示例，存储元件部分39可贴到薄膜晶体管779或场效应晶体管778上。在该情形中，存储元件部分39和薄膜晶体管779或场效应晶体管778可在不同的步骤中制造，然后它们可使用导电膜等彼此粘贴。薄膜晶体管779或场效应晶体管778可具有任何结构，只要该结构是已知的。
这样，因为在本实施方式中存储元件部分的有机化合物层可通过微滴排放法、诸如丝网印刷术或凹版印刷术的印刷术、或旋涂法来提供，所以可简便地制造不昂贵的存储设备或半导体器件。此外，因为在本实施方式中示出的存储元件部分可用更小的结构制造，所以可获得具有更大容量的存储设备或半导体器件。
本实施方式可与实施方式1自由组合。
实施方式3本实施方式将描述具有与实施方式2中所示不同的结构的存储电路和半导体器件。具体地，本实施方式将示出具有有源矩阵结构的存储电路的情形。
图8A示出本实施方式中所示的有机存储器的结构示例，包括存储单元阵列222，其中存储单元221排列成矩阵形式；位线驱动器电路226，具有列解码器226a、读取电路226b、以及选择器226c；字线驱动器电路224，具有行解码器224a和电平移动器224b；以及接口223，具有写入电路等以与外界通信。在此示出的存储电路216的结构仅是一个示例，并且存储电路216还可包括其它电路，诸如读出放大器、输出电路以及缓冲器，且写入电路可设置在位线驱动器电路中。
存储单元221至少具有晶体管240和存储元件241(有机存储元件)，且晶体管240与形成字线Wy(1≤y≤n)的第一导线231、形成位线Bx(1≤x≤m)的第二导线232电连接。
存储单元阵列222的上表面结构的一个示例如图8B所示。
存储单元阵列222具有以矩阵形式提供的第一导线231和第二导线232。第一导线27在第一方向上延伸，且第二导线28在不同于第一方向的第二方向(在此，第二方向与第一方向垂直)上延伸。在此，第二导线232与晶体管240的源极和漏极电极之一电连接，而第一导线231与晶体管240的栅极电极电连接。此外，未与第二导线232电连接的源极和漏极电极的另一个与第一导电层243相连，且存储元件241由第一导电层243、有机化合物层、和第二导电层的多层结构提供。
然后，将参照图9A～9E描述制造具有以上结构的有机存储器的方法。要注意，图9A～9E是沿着图8B所示的存储单元阵列222的直线a-b的横截面视图，并示出位线驱动器电路226中CMOS电路的横截面结构。
首先，用作存储元件的开关元件的多个晶体管240和构成位线驱动器电路226中CMOS电路的一部分的晶体管248在基片230上形成。然后，源电极或漏电极被形成为与晶体管240的源极区域或漏极区域电连接(图9A)。在此，晶体管240的源电极和漏电极之一还被用作存储元件中所包括的第一导电层243。此外，如果对源电极或漏电极以及第一导电层243使用不同材料，则第一导电层243可在形成源电极或漏电极之后单独形成。第一导电层243可通过蒸镀法、溅镀法、CVD法、微滴排放法、旋涂法、或诸如丝网印刷术或凹版印刷术的印刷术形成。
然后，形成用作保护膜的绝缘层249以便于覆盖晶体管240和248的源电极和漏电极，以及第一导电层243的端部(图9B)。例如，绝缘层249可有选择地通过微滴排放法、丝网印刷术或凹版印刷术形成，或者，绝缘层249可通过CVD法、溅镀法或旋涂法形成，然后有选择地蚀刻以显露第一导电层243。
随后，在第一导电层243上形成有机化合物层244(图9C)。有机化合物层244可如图9C所示在整个表面上形成，或者可有选择地形成，使为存储单元提供的有机化合物层彼此分开。有机化合物层244可通过微滴排放法、丝网印刷术、凹版印刷术、旋涂法、蒸镀法等形成。如图9A～9E所示在基片230上提供有机化合物层244的情形中，加工效率可使用旋涂法或蒸镀法来改进。此外，在有选择地提供有机化合物层244的情形中，材料的加工效率可通过使用微滴排放法、丝网印刷术、凹版印刷术等来改进。此外，甚至在使用旋涂法或蒸镀法的情形中，可通过预先有选择地提供掩模、或在整个表面上形成掩模之后进行蚀刻，来有选择地提供有机化合物层。实践者可对要使用哪种方法作适当选择。
接着，在有机化合物层244上形成第二导电层245(图9D)。与第一导电层相类似，第二导电层245可通过蒸镀法、溅镀法、CVD法、微滴排放法、旋涂法、或丝网印刷术或凹板印刷术的印刷术等形成。第一导电层243和第二导电层245可通过不同方法形成。存储元件241(有机存储元件)通过层叠第一导电层243、有机化合物层244、以及第二导电层245来形成。
然后，形成用作保护膜的绝缘层256以便于覆盖第二导电层245(图9E)。绝缘层256可通过蒸镀法、溅镀法、CVD法、微滴排放法、旋涂法、丝网印刷术、凹版印刷术等用单层或多层结构形成。
通过以上步骤，可形成具有有源矩阵存储电路的半导体器件。随后，具体描述用于这些步骤的材料等。
作为基片230，可使用由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等制成的玻璃基片、石英基片、陶瓷基片等。或者，也可使用包含不锈钢的金属基片、或其上形成绝缘层的半导体基片。尽管由诸如PET的塑料的合成树脂制成的柔性基片通常倾向于具有比以上基片低的容许温度，但只要该基片能承受制造步骤中的处理温度就仍然能使用该柔性基片。要注意，基片230的表面可通过由CMP法等抛光来平整。
晶体管240可具有任何结构，只要晶体管240可用作开关元件。例如，薄膜晶体管(TFT)可在作为基片230的玻璃或柔性基片上形成，或者可形成将由Si等制成的半导体基片或SOI基片用作晶体管的沟道区域的场效应晶体管(FET)。此外，可形成将有机材料用于晶体管的沟道区域的有机晶体管。尽管图9A～9E中在绝缘基片上提供了平面型薄膜晶体管，但可形成具有交错结构或反向交错结构的晶体管。
此外，晶体管240和248中的半导体层可具有任何结构，且例如可形成杂质区域(诸如源极区域、漏极区域、GOLD区域、以及LDD区域)。晶体管可为p沟道晶体管或n沟道晶体管。电路仅可为p沟道型或n沟道型，或者可以是使用两者的CMOS电路。此外，可形成与栅电极的侧面接触的绝缘层(侧壁)，或者可在源极区域和漏极区域、或栅电极处形成硅化物层。作为硅化物层的材料，可使用镍、钨、钼、钴、铂等。
第一导电层243和第二导电层245之一或两者可使用标准电势为-3.0V或更高、以及+0.8V或更低的金属形成，其中饱和甘汞电极作为基准。具体地，镁(Mg)、铝(Al)、锌(Zn)、铬(Cr)、铁(Fe)、镉(Cd)、钴(Co)、镍(Ni)等是较佳的。可使用包括从这些金属中选择的一类元素、或包含其中多个元素的合金的单一层，或多层结构。
在第一导电层243和第二导电层245之一用金属或合金制成的情形中，则另一个导电层可用标准电势为+0.8V或更高的金属或合金制成，其中饱和甘汞电极作为基准。具体地，金(Au)、银(Ag)、铂(Pt)、钯(Pd)等是较佳的。此外，可使用包括透明金属氧化物的导电材料。作为透明的导电材料，可使用氧化铟锡(ITO)、氧化锌(ZnO)、氧化铟锌(IZO)、掺镓氧化锌(GZO)、或其它透光非导电氧化物材料。此外，可使用包含二氧化硅的氧化铟锡、或包含二氧化硅的氧化铟，其中还混合有2～20重量％的氧化锌(ZnO)。以上材料可通过微滴排放法、蒸镀法、溅镀法、CVD法、旋涂法、或诸如丝网印刷术或凹版印刷术的印刷术形成。例如，Ag可通过微滴排放法形成，而Al可通过蒸镀法形成。
有机化合物层244可用与实施方式1中所示的有机化合物层29的材料相似的材料形成。作为示例，Al、Zn或Mg或包含Al、Zn或Mg的合金被形成为第一导电层，聚(对亚苯基亚乙烯)、聚(对亚苯基乙烯)等被提供为有机化合物层、且Ag、Au、Pt等在其上通过微滴排放法被提供为第二导电层，籍此形成存储元件部分。
绝缘层249和256可用含氮或氧的无机材料等以单层或多层结构形成，诸如氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)、或氮氧化硅(SiNxOy)(x＞y)、或诸如聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸、环氧、或硅氧烷的有机材料。此外，可层叠有机材料和无机材料。聚酰亚胺、聚酰胺、聚乙烯苯酚、苯并环丁烯、丙烯酸、环氧、硅氧烷等可通过使用微滴排放法、印刷术、或旋涂法来有效地形成。
在以上结构中，具有整流属性的元件可设置在第一导电层243和有机化合物层244之间、或可设置在有机化合物层244和第二导电层245之间。作为具有整流属性的元件，可采用在以上实施方式中示出的任一结构。
此外，本实施方式中示出的半导体层的结构并不限于前述结构。例如，可提供绝缘层250以便于覆盖晶体管240的源电极和漏电极，且可在绝缘层250上提供第一导电层243(图10A～10C)。即使在该情形中，有机化合物层244可在整个表面上形成以便于通过使用旋涂法或蒸镀法来覆盖第一导电层243(图10B)。此外，在有机化合物层244的断裂或相邻存储单元之间侧向的电场效应是关注点的情形中，绝缘层249可设置在为相应存储单元提供的有机化合物层之间，以便于使为存储单元提供的有机化合物层分开(图10C)。尽管图10C示出通过微滴排放法、印刷术等为每个存储单元有选择地提供有机化合物层244的一个示例，但有机化合物层244可在整个表面上提供，如图9A～9E所示。
因而，当第一导电层243被设置成与源电极或漏电极电连接，其中绝缘层250置于其中，与在源电极和漏电极的同一层中提供第一导电层243的情形相比，可自由地确定第一导电层243的排列。换言之，有必要在图9A～9E所示结构中除晶体管240的源电极或漏电极之外的区域内提供存储元件241；然而，有可能通过向存储元件241提供置于其间的绝缘层250而在例如晶体管240上形成存储元件241。因此，可实现存储单元阵列222的更高程度的集成(图10A)。
此外，作为与以上结构不同的结构，存储元件部分可通过在同一层中提供第一导电层243和第二导电层245来形成。该情形的一结构示例将参照图11A～11C描述。
在图9A～9E和图10A～10C中，存储元件部分通过将有机化合物层244夹在第一导电层243和第二导电层245上下来形成；然而，存储元件部分通过在同一层中提供第一导电层243和第二导电层245并将有机化合物层244侧向夹在其中来形成(图11A和11B)。在该情形中，第一导电层243具有像晶体管240的源电极或漏电极的一个功能，且第二导电层245也在与源电极或漏电极相同的层中形成。在第一导电层243和第二导电层245用相同材料形成的情形中，因为第一导电层243和第二导电层245可同时形成，所以可减少制造步骤的数量。尽管在此有机化合物层244在整个表面上形成，但有机化合物层244可有选择地形成。
此外，绝缘层250可形成为保护膜以便于覆盖晶体管240的源电极和漏电极，且第一导电层243和第二导电层245可在绝缘层250上提供(图11C)。当例如第一导电层243用诸如ITO的透光材料形成时，即第一导电层243用不同于晶体管源电极和漏电极的材料形成时，这是有效的。此外，因为绝缘层250置于其间的第一导电层243和第二导电层245可自由排列，所以集成存储元件部分是可能的。即使在该情形中，如果第一导电层243和第二导电层245用相同材料形成，则通过同时形成第一导电层243和第二导电层245可减少制造步骤的数量。
在图11A～11C的结构中，并非总是必需在同一层内形成第一导电层243和第二导电层245。例如，在图11C的结构中，第二导电层245在有机化合物层244上形成，且有机化合物层244置于其间的第一导电层243和第二导电层245可在倾斜方向上排列。即使诸如微粒的污染物存在于第一电极中，这种结构使得防止污染物的影响成为可能。
本实施方式可与实施方式1或2自由组合。
实施方式4本实施方式将参照附图描述与上述实施方式所示的不同的半导体器件的一个示例。
在本实施方式中示出的半导体器件不经接触就能读写数据。数据的传输格式粗分为三种类型，即电磁耦合类，通过将一对线圈放置成彼此相向来通过互相感应实现通信；电磁感应类，通过感应场实现通信；以及电波类，通过利用电波实现通信。可使用任一类型。此外，用于数据传输的天线用两种方式提供一种是在提供晶体管和存储元件的基片上设置天线，另一种是在提供晶体管和存储元件的基片上设置端部，且提供给另一基片的天线与该端部相连。
参照图12A和12B描述天线在提供多个元件和存储元件的基片上提供的半导体器件的一个结构示例。
图12A示出包括形成为无源矩阵类型的有机存储器的半导体器件。该半导体器件具有元件形成层351，在基片350上具有多个晶体管451；存储元件部分352，包括在元件形成层351上形成的多个有机存储元件；以及天线部分353。尽管在此示出存储元件部分352或天线部分353在元件形成层351上形成的情形，本发明并不限于该结构，且存储元件部分352或天线部分353可在元件形成层351之下或同一层提供。
存储元件部分352的多个有机存储元件通过层叠第一导电层361、有机化合物层362和第二导电层363来形成，并形成用作保护膜的绝缘层366以覆盖第二导电层363。在此，通过在相应存储单元(有机存储元件)之间提供绝缘层364，可为每个存储单元提供有机化合物层362。然而，有机化合物层362可在整个表面上形成，以便于覆盖第一导电层361。存储元件部分352可通过使用在以上实施方式中示出的材料或制造方法来形成。
在存储元件部分352中，具有整流属性的元件可设置在第一导电层361和有机化合物层362之间，或有机化合物层362和第二导电层363之间。具有整流属性的元件可采用在以上实施方式中示出的结构。
天线部分353具有作为天线的导电层355。在此，导电层355在与第一导电层361相同的层中形成，且导电层355和第一导电层361可用相同的材料同时形成。导电层355可在绝缘层364或366上形成。在绝缘层364上提供导电层355的情形中，导电层355可用与第二导电层363相同的材料与之同时形成。
作为天线的导电层355与构成一部分波形整形电路或整流电路的晶体管相连。在此，用作天线的导电层355与多个薄膜晶体管451的任一个电连接。从外部非接触地发送的数据在波形整形电路或整流电路中处理，然后数据通过读取电路或写入电路与有机存储元件交换(数据写入或读取)。
作为导电层355的材料，可使用从金(Au)、铂(Pt)、镍(Ni)、钨(W)、钼(Mo)、钴(Co)、铜(Cu)、铝(Al)、锰(Mn)、钛(Ti)等中选择的一类元素、包含多种这些元素的合金等。导电层355可通过蒸镀法、溅镀法、CVD法、微滴排放法、丝网印刷术、凹版印刷术等形成。
元件形成层351具有至少一个晶体管。通过该晶体管，可提供任何类型的集成电路，诸如CPU(中央处理单元)、存储器或微处理器。在本实施方式中，元件形成层351中的晶体管451可以是p沟道TFT、n沟道TFT、或这些TFT组合其中的CMOS。此外，晶体管451中的半导体层也可具有任何结构，并且可形成例如杂质区域(源极区域、漏极区域、GOLD区域、或LDD区域)。此外，可形成与栅电极的侧面接触的绝缘层(侧壁)，或者可在源极区域、漏极区域、或栅电极处形成硅化物层。作为硅化物层的材料，可使用镍、钨、钼、钴、铂等。
元件形成层351中的晶体管451可以是有机晶体管，每个晶体管中的沟道区域都用有机材料形成。在该情形中，具有有机晶体管的元件形成层351可通过印刷术、微滴排放法等在用作基片350的诸如塑料基片的柔性基片上直接形成。此时，当存储元件部分352也通过微滴排放法、丝网印刷术、凹版印刷术等形成时，半导体器件可以低成本制造。
图12B示出具有有源矩阵有机存储器的半导体器件的一个示例。对于图12B，将描述与图12A中不同的部分。
图12B示出一半导体器件，其中包括晶体管451和晶体管354的元件形成层351在基片350上提供，且存储元件部分356和天线部分353在元件形成层351上提供。尽管作为存储元件部分356的开关元件的晶体管354在与晶体管451相同的层中提供，且存储元件部分356和天线部分353在元件形成层351上提供，但本发明并非仅限于该结构。晶体管354可在元件形成层351之上或之下提供，或者存储元件部分356和天线部分353可在元件形成层351之下或同一层中形成。
存储元件部分356中的多个有机存储元件通过层叠第一导电层371、有机化合物层372和第二导电层373形成，且绝缘层376被形成为保护膜，以便于覆盖第二导电层373。尽管绝缘层374被形成为覆盖第一导电层371的端部，且有机化合物层372可为每个存储单元选择性地形成，但有机化合物层372可在整个表面上形成以覆盖第一导电层371和绝缘层374。存储元件部分356可使用与以上实施方式中所示相同的材料和制造方法来形成。在存储元件部分356中，具有整流属性的元件可在第一导电层371和有机化合物层372之间、或有机化合物层372和第二导电层373之间提供。
在天线部分353中提供的导电层355可在与第一导电层371相同的层中形成，或可在绝缘层374或绝缘层376上形成。在导电层355在与第一导电层371或第二导电层373相同的层中提供的情形中，导电层355可分别用与第一导电层371或第二导电层373相同的材料与之同时形成。
作为天线的导电层355与构成一部分波形整形电路或整流电路的晶体管相连。在此，用作天线的导电层355与构成波形整形电路或整流电路一部分的晶体管451电连接。此外，在从外部非接触地发送的数据在波形整形电路或整流电路中处理之后，数据通过读取电路或写入电路与有机存储元件交换(数据写入或读取)。
元件形成层351中提供的晶体管354在数据写入存储元件部分356的有机存储元件中或从中读出的情形中用作开关元件。因此，晶体管354最好通过使用p沟道TFT结构和n沟道TFT结构之一形成。此外，晶体管354中的半导体层可具有任何结构，并且可形成例如杂质区域(源极区域、漏极区域、或LDD区域)，或可采用p沟道或n沟道类型。此外，可形成与栅电极的侧面接触的绝缘层(侧壁)，或者可在源极区域、漏极区域、或栅电极处形成硅化物层。作为硅化物层的材料，可使用镍、钨、钼、钴、铂等。
元件形成层351、存储元件部分356和天线部分353可通过如上所述的蒸镀法、溅镀法、CVD法、微滴排放法、丝网印刷术、凹版印刷术等形成。可根据位置使用不同的方法。例如，需要高速运行的晶体管451可用这样的方法形成在用硅等在基片上形成半导体层之后，半导体层通过热处理结晶，然后用作开关元件的晶体管354通过印刷术或微滴排放法在元件形成层351上形成为有机晶体管。
在图12B中示出的存储元件部分356中，第一导电层371通过绝缘层与元件形成层351的晶体管354的源电极或漏电极相连。然而，也可能在与晶体管的源电极或漏电极相同的层中成第一导电层371，如图9A～9E所示。尽管在图12B中对每个存储单元有选择地提供了有机化合物层372，但如图9A～9E所示有机化合物层372可在整个表面上提供。在对每个存储单元提供有机化合物层的情形中，微滴排放法、丝网印刷术、凹版印刷术等是较佳的。在整个表面上提供有机化合物层的情形中，旋涂法或蒸镀法是较佳的。
然后，描述半导体器件的一结构示例，其中形成有多个元件和存储元件的基片被提供具有端部，且提供给另一基片的天线与该端部相连，如图13A和13B所示。注意，将对图13A和13B描述与图12A和12B所示的不同的部分。
图13A示出具有无源矩阵有机存储器的半导体器件，其中包括多个晶体管451的元件形成层351在基片350上提供，存储元件部分352在元件形成层351上提供，且在基片365上提供的天线部分357与元件形成层351的晶体管451相连。尽管存储元件部分352或天线部分357在元件形成层351上提供，但本发明并不仅限于此结构。存储元件部分352可在元件形成层351之下或同一层中提供，或者天线部分357可在元件形成层351下提供。
存储元件部分352中的有机存储元件通过层叠第一导电层361、有机化合物层362和第二导电层363来提供。此外，在有机化合物层362的断裂或相邻存储单元之间的电场侧向效应是关注点的情形中，可提供绝缘层以便分隔每个存储单元的有机化合物层。注意，存储元件部分352可通过使用以上实施方式中所示的材料或制造方法形成。
使用具有粘性的树脂375，将提供元件形成层351和存储元件部分352的基片350粘贴到提供天线部分357的基片365。此外，元件形成层351通过树脂375中所包含的导电微粒359与导电层358电连接。使用诸如银膏、铜膏、或碳胶的导电粘合剂或使用焊接的方法，可将提供元件形成层351和存储元件部分352的基片350粘贴到提供天线部分357的基片365。
图13B示出提供有有源矩阵有机存储器的半导体器件，其中在基片350上提供包括晶体管451和354的元件形成层351、在元件形成层351上提供包括多个有机存储元件的存储元件部分356，且在基片365上提供的天线部分357与元件形成层351相连。尽管在此晶体管354在与元件形成层351中的晶体管451相同的层中提供，且天线部分357在元件形成层351上提供，但本发明并非仅限于此结构。存储元件部分356可在元件形成层351之下或同一层中提供，或者天线部分357可在元件形成层351之下提供。
存储元件部分356中的有机存储元件通过层叠第一导电层371、有机化合物层372和第二导电层373来提供。此外，在相邻存储单元之间的电场侧向效应是关注点的情形中，可提供绝缘层以便使得相邻有机化合物层彼此分隔。注意，存储元件部分356可通过使用以上实施方式中所示的材料或制造方法形成。
即使在图13B中，使用包含导电微粒359的树脂375，将提供元件形成层351和存储元件部分356的基片350粘贴到提供天线部分357的基片365。
这样，可形成拥有有机存储器和天线的半导体器件。尽管在本实施方式中薄膜晶体管在基片350上形成为晶体管354和451，但可将由硅等制成的半导体基片用作基片350并将该基片用作其沟道区域，来形成场效应晶体管(FET)。此外，SOI基片可用作基片350，且晶体管可在该基片中制造。在该情形中，SOI基片可通过其中晶片彼此粘贴的方法、或称为SIMOX的方法形成，其中通过将氧离子植入Si基片而在Si基片内形成绝缘层。
根据本发明，可形成具有微细结构的便宜的半导体器件。本实施方式可与实施方式1～3自由组合。
实施方式5本实施方式将参照附图描述用于制造本发明半导体器件的一种方法，该半导体器件包括薄膜晶体管、存储元件和天线。
首先，在基片701的一个表面上形成剥离层702(图14A)。基片701最好是玻璃基片、石英基片、在一个表面上形成绝缘层的金属基片或不锈钢基片、具有耐热性的可耐各步骤处理温度的塑料基片等。这样的基片701并不受限于其大小和形状。因此，例如当一侧长度为1米或1米以上的矩形基片被用作基片701时，生产率可显著增加。基片701为圆形硅基片时该优点最为显著。尽管在本步骤中在基片701的整个表面上提供了剥离层702，但可在基片701的整个表面上提供了剥离层702之后，按需通过光刻法来有选择地提供剥离层702。此外，尽管剥离层702形成为与基片701相接触，但绝缘层可形成为与基片701相接触的基层，然后剥离层702可成为与该绝缘层相接触。
剥离层702通过一已知手段(诸如溅镀法或等离子CVD法)用单层或多层结构来形成，其中元素从钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、铅(Pb)、锇(Os)、铱(Ir)、硅(Si)中选择，或者包含该元素为其主要成分的合金或化合物材料。包含硅的层的结构可以是非晶体、微晶体和多晶体结构的任一种。
在剥离层702具有单层结构的情形中，形成例如钨层、钼层、或包含钨和钼的混合物的层。或者，形成包含钨的氧化物或氧氮化物的层、包含钼的氧化物或氧氮化物的层、或包含钨和钼的混合物的氧化物或氧氮化物的层。钨和钼的混合物对应于例如钨和钼的合金。钨的氧化物有时称为氧化钨。
在剥离层702具有多层结构的情形中，钨层、钼层、或包含钨和钼的混合物的层被形成为第一层，而包含钨、钼、或钨和钼的混合物的氧化物、氮化物、氧氮化物或氮氧化物的层被形成为第二层。
如果剥离层702通过使用钨层和包含钨的氧化物的层形成为多层结构，则形成钨层并在其上形成氧化硅层，从而包含钨的氧化物的层在钨层和氧化硅层之间的界面上形成。这类似地应用于这样的情形形成包含钨的氮化物、氧氮化物、和氮氧化物的层，且最好在形成钨层、氮化硅层、氧氮化硅层和氮氧化硅层之后在其上形成。氧化钨用WOx表达，其中x的范围为2～3。X可以是2(WO2)、2.5(W2O5)、2.75(W4O11)、3(WO3)等。X并不特别受限于形成钨的氧化钨，且要形成哪种氧化钨可基于蚀刻速率等来确定。通过溅镀法在氧气气氛中形成的包含氧化钨(WOx，0＜X＜3)的层具有最优的蚀刻速率。因此，为了缩短制造时间，包含钨的氧化物的层最好通过溅镀法在氧气气氛中形成。
在通过使用金属层和包含金属氧化物的层在多层结构中提供剥离层的情形中，可形成金属层，然后可对该金属层进行等离子体处理，以在金属层上形成金属氧化物层。当在氧气气氛、氮气气氛和N2O气氛等中进行等离子体处理时，可在金属膜上形成金属氧化物膜、金属氧氮化物膜等。
随后，形成作为基层的绝缘层703，以便于覆盖剥离层702。绝缘层703通过已知手段(诸如溅镀法或等离子CVD法)使用包含硅的氧化物或硅的氮化物的层用单层或多层结构形成。硅的氧化物材料是包含硅(Si)和氧(O)的物质，并对应于氧化硅、氧氮化硅、氮氧化硅等。硅的氮化物材料是包含硅和氮(N)的物质，并对应于氮化硅、氧氮化硅、氮氧化硅等。如果要成为基层的绝缘层具有例如双层结构，则最好将氮氧化硅层形成为第一层，并将氧氮化硅层形成为第二层。如果要成为基层的绝缘层具有三层结构，则最好将氧化硅层形成为第一绝缘层，氮氧化硅层形成为第二绝缘层，并将氧氮化硅层形成为第三绝缘层。或者，最好将氧氮化硅层形成为第一绝缘层、氮氧化硅形成为第二绝缘层，且氧氮化硅形成为第三绝缘层。要成为基层的绝缘层用作防止杂质从基片701侵入的阻挡膜。
然后，非晶半导体层704(例如包含非晶硅的层)在绝缘层703上形成。非晶半导体层704通过已知手段(诸如溅镀法、LPCVD法、或等离子CVD法)形成，厚度为25～200纳米(最好为30～150纳米)。随后，非晶半导体层704通过已知结晶方法(诸如激光结晶法、使用RTA或炉内退火的热结晶法、使用促进结晶的金属元素的热结晶法、组合了使用用于促进结晶的金属元素的热结晶法和层结晶法的方法等)结晶，以形成结晶的半导体层。然后，所获得的晶体半导体层被定型为所需形状，以形成结晶的半导体层706～710(图14B)。
简要描述用于制造晶体半导体层706～710的过程的一示例。首先，将包含镍(作为用于促进结晶的金属元素)的溶液施涂于非晶半导体层，随后进行脱氢处理(500℃，1小时)和热结晶处理(550℃，4小时)以形成晶体半导体层。然后，如必要，实施激光照射并随后通过光刻法实施形成图形过程，从而形成结晶的半导体层706～710。在晶体半导体层通过激光结晶法形成的情形中，使用连续波或脉冲气体激光器、或连续波或脉冲固态激光器。作为气体激光器，使用准分子激光器、YAG激光器、YVO4激光器、YLF激光器、YAlO3激光器、玻璃激光器、红宝石激光器、Ti兰宝石激光器等。作为固态激光器，使用YAG、YVO4、YLF、YAlO3等的晶体的激光器得到使用，在各晶体中掺杂有Cr、Nd、Er、Ho、Ce、Co、Ti或Tm。
尽管使用用于促进结晶的金属元素使非晶半导体层结晶具有可能在低温短时间内结晶以及可对齐晶体方向的优点，但这种结晶还具有因为金属元素留在非晶半导体层中，所以截止电流增大使得特征不稳定的缺点。因此，用作吸气点的非晶半导体层最好在晶体半导体层上形成。因为用作吸气点的非晶半导体层需要包含诸如磷或氩的杂质元素，所以最好通过能使非晶半导体层包含高浓度氩的溅镀法来形成非晶半导体层。然后，执行热处理(诸如RTA法或使用退火炉的退火法)以使金属元素在非晶半导体层中扩散。然后，去除包含金属元素的非晶半导体层。因而，可降低晶体半导体层的金属元素的含量，或者可去除其金属元素。
然后，形成栅极绝缘层705以覆盖晶体半导体层706～710。栅极绝缘层705通过已知手段(诸如等离子CVD法或溅镀法)使用包含硅的氧化物或硅的氮化物的层用单层或多层结构形成。具体地，包含氧化硅的层、包含氧氮化硅的层、包含氮氧化硅的层用单层或多层结构形成。
随后，在栅极绝缘层705上层叠第一导电层和第二导电层。第一导电层通过已知手段(诸如等离子CVD法或溅镀法)形成，厚度为20～100纳米。第二导电层通过已知手段形成，厚度为100～400纳米。第一导电层和第二导电层用从钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)、铌(Nb)等中选择的元素、或包含该元素为其主要成分的合金或化合物材料。此外，第一导电层和第二导电层可用以多晶硅掺杂诸如磷的杂质元素为代表的半导体材料形成。第一导电层和第二导电层的组合的示例为氮化钽(TaN)层和钨(W)层、氮化钨(WN)层和钨层、氮化钼(MoN)层和钼(Mo)层等。因为钨和氮化钽具有较高的耐热性，所以在形成第一导电层和第二导电层之后为热活化目的可执行热处理。在三层结构而非两层结构的情形中，最好采用钼层、铝层、和另一钼层的多层结构。
接着，通过光刻法以及用于形成栅电极的蚀刻过程，形成具有保护层的掩模，并铺设栅极线以形成用作栅电极(也称为栅电极层)的导电层716～725。
随后，通过光刻法形成具有保护层的掩模，以用杂质元素掺杂晶体半导体层706和708～710通过离子掺杂法或低浓度的离子植入法获得N型导电性，从而形成N型杂质区域711和713～715、以及沟道形成区域780和782～784。作为提供N型导电性的杂质元素，可使用属于族15的元素并使用例如磷(P)或砷(As)。
然后，通过光刻法形成具有保护层的掩模，以用杂质元素掺杂晶体半导体层707获得P型导电性，从而形成P型杂质区域712、以及沟道形成区域781。作为提供P型导电性的杂质元素，可使用例如硼(B)。
接着，形成一绝缘层以便于覆盖栅极绝缘层705和导电层716～725。该绝缘层通过已知手段(诸如等离子CVD法或溅镀法)使用包含诸如硅、硅的氧化物或硅的氮化物的无机材料的层、或包含诸如有机树脂的有机材料的层按单层或多层结构形成。然后，绝缘层通过主要在垂直方向上的各向异性蚀刻进行有选择的蚀刻，从而形成与导电层716～725的侧表面相接触的绝缘层(也称为侧壁)739～743(图14C)。在制造绝缘层739～743的同时，绝缘层734～738通过蚀刻栅极绝缘层705形成。在后来形成LDD(轻度掺杂漏极)区域时，绝缘层739～743用作用于掺杂的掩模。
随后，通过将由光刻法形成的具有保护层的掩模和绝缘层739～743用作掩模，晶体半导体层706和708～710可用提供N型导电性的杂质元素掺杂，从而形成第一N型杂质区域(也称为LDD区域)727、729、731和733、以及第二N型杂质区域(也称作源极区域或漏极区域)726、728、730和732。第一N型杂质区域727、729、731和733的杂质元素的浓度低于第二N型杂质区域726、728、730和732的杂质元素浓度。通过以上步骤，可完成N型薄膜晶体管744和746～748，以及P型薄膜晶体管745。
为了形成LDD区域，侧壁的绝缘层可用作掩模。当侧壁的绝缘层被用作掩模时，LDD区域的宽度可简便地得到控制，并必然可形成该LDD区域。
随后，按单层或多层结构形成绝缘层，以便于覆盖薄膜晶体管744～748(图15A)。覆盖薄膜晶体管744～748的绝缘层通过已知手段(诸如SOG法或微滴排放法)使用诸如硅的氧化物或硅的氮化物的无机材料，诸如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯酸、环氧、或硅氧烷的有机材料等形成。例如，如果覆盖薄膜晶体管744～748的绝缘层具有三层结构，则最好将包含氧化硅的层形成为第一绝缘层749，将包含树脂的层形成为第二绝缘层750，并将包含氮化硅的层形成为第三绝缘层751。
在形成绝缘层749～751之前或在绝缘层749～751之间形成一个或多个薄膜之后，最好进行热处理以恢复半导体层的结晶度、添加在半导体层内的杂质元素的活化、以及半导体层的氢化。作为热处理，最好使用热退火法、激光退火法、RTA法等。
接着，通过光刻法蚀刻绝缘层749～751以形成接触孔，用于露出N型杂质区域726、728、730和732，以及P型杂质区域785。随后，形成一导电层以便于填充接触孔并进行模制，以形成用作源极漏极接线的导电层752～761。
导电层752～761通过已知手段(诸如等离子CVD法或溅镀法)使用从钛(Ti)、铝(Al)和钕(Nd)中选择的元素或包含该元素作为其主要成分的合金或化合物材料按单层或多层结构形成。
包含铝为其主要成分的合金材料对应于，例如包含镍和包含铝为其主要成分的材料，或包含镍与碳和硅之一或两者、并包含铝为其主要成分的合金材料。导电层752～761最好具有阻挡层、铝硅(Al-Si)层、和另一阻挡层的多层结构；或阻挡层、铝硅(Al-Si)层、氮化钽(TiN)层和阻挡层的多层结构。该阻挡层对应于包括钛、钛的氮化物、钼、或钼的氮化物的薄膜。因为铝或铝硅具有较低电阻并且便宜，所以这种材料适合形成导电层752～761。此外，如果阻挡层被提供为上层和下层，可防止产生铝或铝硅的小丘。此外，当用高度可还原的钛形成阻挡层时，即使在晶体半导体层上形成天然氧化物薄膜，该天然氧化物薄膜也可还原成与晶体半导体层具有良好的接触。
然后，形成绝缘层762以便于覆盖导电层752～761(图15B)。绝缘层762通过已知手段(诸如SOG法或微滴排放法)使用无机材料或有机材料按单层或多层结构形成。绝缘层762最好形成为厚度0.75～3μm。
接着，通过光刻法蚀刻绝缘层762以形成接触孔，用于露出导电层757、759和761的接触孔。形成一导电层以便于填充接触孔。该导电层通过已知手段(诸如等离子CVD法或溅镀法)使用导电材料形成。然后，该导电层被模制以形成导电层763～765。导电层763～765用作存储元件中一对导电层中的一个导电层。因此，导电层763～765最好用以上实施方式中所示的任何材料形成。在用于形成导电层763～765的光刻步骤中，最好实施湿法蚀刻过程以避免对其下薄膜晶体管744～748的损坏。作为蚀刻剂，最好使用氟化氢(HF)或过氧化氢氨水。
然后，形成绝缘层766以便于覆盖导电层763～765。绝缘层766通过已知手段(诸如SOG法或微滴排放法)使用无机材料或有机材料按单层或多层结构形成。此外，绝缘层766形成为厚度达0.75～3μm。随后，通过光刻法蚀刻绝缘层766以形成接触孔767～769，用于露出导电层763～765。
接着，用作天线的导电层786形成为与导电层765相接触(图16A)。导电层786通过已知手段(诸如等离子CVD法、溅镀法、印刷术、或微滴排放法)使用导电材料形成。最好使用从铝(Al)、钛(Ti)、银(Ag)和铜(Cu)中选择的元素或包含该元素作为其主要成分的合金或化合物材料按单层或多层结构形成。具体地，导电层786通过使用含银胶由丝网印刷术形成，然后在50～350℃进行热处理。或者，通过溅镀法形成一铝层，且该铝层被模制以形成导电层786。铝层的模制最好通过湿法蚀刻过程进行，且在200～300℃上进行的热处理最好在湿法蚀刻过程之后进行。
然后，形成有机化合物层787以便于与导电层763和764接触(图16B)。有机化合物层787通过已知手段(诸如微滴排放法或蒸镀法)形成。随后，形成导电层771以便于与有机化合物层787相接触。导电层771通过已知手段(诸如溅镀法或蒸镀法)形成。
通过以上步骤，可完成包括导电层763、有机化合物层787和导电层771的多层主体的存储元件789，以及包括导电层764、有机化合物层787和导电层771的多层主体的存储元件790。
因为在以上制造工艺中有机化合物层787并不具有高耐热性，所以在形成用作天线的导电层786的步骤之后进行形成有机化合物层787的步骤。
然后，用作保护层的绝缘层772通过已知手段(诸如SOG法或微滴排放法)形成，以便于覆盖存储元件789和790以及用作天线的导电层786。绝缘层772可由包含诸如DLC(类钻石碳)的碳的层、包含氮化硅的层、包含氮氧化硅的层、或有机材料形成，并且最好用环氧树脂形成。
接着，从基片701剥离薄膜集成电路791。在通过激光(例如UV光)照射形成开口部分773和774之后(图17A)，可通过物理力从基片701剥离薄膜集成电路791。
此外，在形成开口部分773和774之后以及在从基片701剥离薄膜集成电路791之前，可将蚀刻剂引入开口部分773和774。在引入蚀刻剂并去除剥离层702之后，剥离薄膜集成电路791(图17B)。蚀刻剂是含卤素氟化物或卤素互化物的液体或气体。例如，三氟化氯(ClF3)用作含卤素氟化物的气体。因而，从基片701中剥离薄膜集成电路791。注意，剥离层702可部分地保留，而非完全地去除。这使得缩短处理时间成为可能。
已从中剥离薄膜集成电路791的基片701最好再次使用，以削减成本。绝缘层772被形成为在去除剥离层702之后薄膜集成电路791不粉碎。因为薄膜集成电路791小而薄，所以该薄膜集成电路702易于因为未紧贴于基片701而在去除剥离层702之后粉碎。然而，当绝缘层772在薄膜集成电路791上形成时，薄膜集成电路791变得更重，从而可防止薄膜集成电路791从基片701上碎裂下来。此外，尽管薄膜集成电路791本身是薄而轻的，但绝缘层772的形成使得防止薄膜集成电路791卷曲并保证一定强度成为可能。
然后，薄膜集成电路791的一个表面贴附在第一基层776上，且薄膜集成电路791完全从基片701中剥离(图18)。随后，薄膜集成电路791的另一个表面贴附在第二基层775上，并进行热处理和加压处理之一或两者以通过第一基层776和第二基层775密封薄膜集成电路791。第一基层776和第二基层775可使用包括聚丙烯、聚酯、乙烯基、聚乙烯氟化物、乙烯基氟化物等的薄膜，包括纤维材料的纸张、基层材料膜(聚酯、聚酰胺、无机蒸镀膜、纸张等)和粘性合成树脂膜(基于丙烯酸的合成树脂、基于环氧的合成树脂等)的多层膜等形成。最好薄膜是抗静电的(抗静电膜)。该薄膜通过热压缩进行热处理和加压处理。在热处理和加压处理时，在薄膜的最外层上提供的粘性层或在最外层上提供的层(非粘性层)通过热处理熔化，并通过施加压力贴附。第一基层776和第二基层775可在其表面上配备粘性层，或者并非必然要配备该粘性层。该粘性层可以是包含粘合剂的层，诸如包含热塑性树脂的粘合剂、包含紫外线固化树脂的粘合剂、包含环氧树脂的粘合剂、或树脂添加剂。
通过以上步骤，可制造具有存储元件部分和天线的半导体器件。通过组合以上步骤和本发明，可获得便宜和柔性的半导体器件。
本实施方式可与实施方式1～4自由组合。
实施方式6本实施方式将描述与以上实施方式中方的法不同的用于制造半导体器件的方法。
首先，用作接线和电极的导电层401a和401b通过有选择地将导电组合物从喷嘴410排放到基片400来形成(图19A)。注意，绝缘基层可在基片400上预先形成为保护膜。该绝缘基层可用诸如皮秒激光器或飞秒激光器的超短脉冲激光器照射，以形成该表面上的沉陷区域。这允许在排放组合物时，对形成导电层401a和401b的位置进行精确控制。
接着，通过有选择地从喷嘴410排放导电组合物来形成导电层402(图19B)。导电层402可与导电层401b同时形成，且导电层402在导电层401b和402用同一材料形成的情形中提供则为更佳。
随后，形成半导体层403以便于通过有选择地排放组合物来覆盖导电层401a和401b，并形成绝缘层404以便于覆盖半导体层403。然后，用作栅电极(下文中成为栅电极405)的导电层在导电层401a和401b之间形成(图19C)。因为沉陷区域在导电层401a和401b之间形成，所以当栅电极405通过排放组合物形成时准确控制位置是可能的。
接着，绝缘层406通过有选择地排放绝缘组合物来形成，以便于覆盖导电层401a和401b、半导体层403、绝缘层404和栅电极405(图19D)。
然后，形成有机化合物层407以便于通过选择排放组合物而于导电层402接触，并在有机化合物层407上形成导电层408。该有机化合物层407可在整个表面上提供，或者可提供为与导电层402接触(图19E)。这样，存储元件部分409由包括导电层402、有机化合物层407、以及导电层408的多层主体形成。
通过以上步骤，可形成有源矩阵有机存储器。尽管图19A～19E示出在所有步骤中使用微滴排放法的情形，但本实施方式并非仅限于此。在每个步骤中，可使用蒸镀法、CVD法、溅镀法、旋涂法、诸如丝网印刷术或凹版印刷术的印刷术、或其它方法。也可能对每一步骤使用不同的方法，即组合前述方法。例如，导电层401a和401b通过微滴排放法形成，半导体层403通过蒸镀法形成，且有机化合物层407通过旋涂法形成。在每个步骤中使用的材料等将在下文中描述。
作为基片400，可使用例如由钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等制成的玻璃基片、石英基片、陶瓷基片等。或者，也可使用包含不锈钢的金属基片、或其上形成绝缘层的半导体基片。尽管由诸如PET的塑料的合成树脂制成的柔性基片通常倾向于具有比以上基片低的容许温度极限，但只要该基片能承受制造步骤中的处理温度就能使用该柔性基片。要注意，基片400的表面可通过由CMP法等抛光来平整。
只要材料是导电的，导电层401a和401b的材料并不受特别的限制。可使用具有从Ag、Au、Cu、Pd、Cr、Mo、Ti、Ta、W和Al中选择的一种或多种的导电材料和金属化合物。除此之外，可使用其电导率通过掺杂等增大的已知导电聚合物，例如导电聚苯胺、导电聚吡咯、导电聚噻吩、聚亚乙基二氧噻吩(PEDOT)、聚苯乙烯磺酸酯(PSS)等。此外，也可使用与导电层402相同的材料。
导电层402和导电层408之一或两者可用标准电势为-3.0V或更高以及+0.8V或更低的金属来形成，其中饱和甘汞电极作为基准。具体地，镁(Mg)、铝(Al)、锌(Zn)、铬(Cr)、铁(Fe)、镉(Cd)、钴(Co)、镍(Ni)等是较佳的。可使用包括从这些元素中选择的一类元素、或包含其中多个元素的合金的单一层，或多层结构。
在第一导电层402和第二导电层408之一用金属或合金制成的情形中，另一个导电层可用标准电势为+0.8V或更高的金属或合金制成，其中饱和甘汞电极作为基准。具体地，金(Au)、银(Ag)、铂(Pt)、钯(Pd)等是较佳的。此外，可使用包括具有透明属性的金属氧化物的导电材料。作为透明的导电材料，可使用铟锡氧化物(ITO)、氧化锌(ZnO)、铟锌氧化物(IZO)、掺镓氧化锌(GZO)、或其它具有透光属性的导电氧化物材料。此外，可使用包含二氧化硅的氧化铟锡、或包含二氧化硅的氧化铟，其中还混合有2～20重量％的氧化锌(ZnO)。以上材料可通过微滴排放法、蒸镀法、溅镀法、CVD法、旋涂法、或诸如丝网印刷术或凹版印刷术的印刷术形成。例如，Ag可通过微滴排放法形成，而Al可通过蒸镀法形成。
作为半导体层403，可使用半导体元素本身(诸如硅或锗)、包括半导体元素的合金、有机半导体材料等。有机半导体材料表示展现像半导体的电属性的有机化合物，且其结构最好包括π电子共轭聚合物材料，其骨架包括共轭双键。具体地，可使用可溶解的聚合物材料，诸如聚亚苯基亚乙烯基化合物(polyphenylenevinylene)、聚噻吩、聚(3-烷基噻吩)、或聚噻吩衍生物。此外，可使用诸如并五苯或并四苯的材料。在本说明书中，将有机半导体材料用于半导体层的晶体管被称为有机晶体管。在本实施方式中，有机化合物可通过微滴排放法、丝网印刷术、凹版印刷术、旋涂法、蒸镀法等来形成。
绝缘层404和406可通过使用诸如氧化硅层、氮化硅层、或氮氧化硅层的无机绝缘层，诸如包含聚乙烯苯酚、聚酰亚胺、或硅氧烷等的层的绝缘层等来形成。此外，聚乙烯苯酚、聚酰亚胺、或硅氧烷可有效地通过微滴排放法、印刷术或旋涂法形成。硅氧烷根据其结构可被分类成二氧化硅玻璃、烷基硅氧烷聚合物、烷基倍半硅氧烷(alkylsilsesquioxane)聚合物、倍半硅氧烷氢化物(silsesquioxane hydride)聚合物、烷基倍半硅氧烷氢化物(alkylsilsesquioxane hydride)聚合物等。此外，绝缘层可用包括具有Si-N键的聚合物(聚硅氨烷)的材料形成。此外，可层叠这些膜以形成绝缘层。
有机化合物层407可通过使用实施方式1中示出的有机化合物材料的任一种形成。
在以上结构中，具有整流属性的元件可设置在导电层402和有机化合物层407之间，或设置在有机化合物层407和导电层408之间。作为具有整流属性的元件，可提供其栅电极与漏电极相连的晶体管、或二极管。例如，可使用通过层叠N型半导体层和P型半导体层提供的PN结二极管。这样，因为通过提供具有整流属性的二极管电流仅在一个方向上流动，所以误差降低且读出容限得到改进。在提供二极管的情形中，PN结二极管可被具有另一结构的二极管替代，诸如PIN结二极管或雪崩二极管。
尽管图19A～19E示出栅电极置于源电极和漏电极之上的顶部栅极结构(交错结构)，但栅电极置于源电极和漏电极之下的底部栅极结构(逆交错结构)也是可接受的。底部栅极结构的情形如图21A所示。
在图21A中，栅电极425、绝缘层424、半导体层423、用作源电极或漏电极的导电层420a和420b、绝缘层426、有机化合物层427和导电层428在基片400上按序层叠。各材料和形成方法可与图20A～20E中所示的相似。即使在该情形中，具有整流属性的元件可设置在导电层420b和有机化合物层427之间，或设置在有机化合物层427和导电层428之间。
接着，参照图20A～20E描述不同于以上结构的情形。具体地，示出在晶体管之下提供存储元件部分的情形。
首先，导电层411和有机化合物层412堆叠在基片400上(图20A)。导电层411和有机化合物层412可通过任一前述方法形成。
然后，绝缘层413通过有选择地排放绝缘组合物形成(图20B)。此时，绝缘层413在除了要变成存储元件部分的区域之外的区域中提供。
随后，用作接线和电极的导电层414a和414b可通过在绝缘层413上有选择地排放导电组合物而有选择地形成(图20C)。在该情形中，沉陷部分可通过在绝缘层413上提供了导电层414a和414b的一个位置处的激光照射来预先形成。
接着，形成导电层415以便于与导电层414b相连(图20D)。注意，导电层415设置在有机化合物层412上。然后获得存储元件部分419，它具有导电层411、有机化合物层412、以及导电层415的多层结构。因为导电层415在沉陷部分形成，所以导电层145的位置在使用微滴排放法等的情形中是容易控制的。导电层415可与导电层414a和414b同时形成。
然后，形成半导体层416以便于覆盖导电层414a和414b。然后，绝缘层417被形成为覆盖半导体层416，且栅电极418在导电层414a和导电层414b之间形成(图20E)。因为沉陷部分设置在导电层414a和导电层414b之间，所以位置在通过微滴排放法等来提供栅电极418的情形中是容易控制的。
通过以上步骤可形成有机存储器，其中存储元件部分419在晶体管之下提供。尽管图20A～20E示出在所有步骤中使用微滴排放法的情形，但本发明并非仅限于此。在每个步骤中，可使用蒸镀法、CVD法、溅镀法、旋涂法、诸如丝网印刷术或凹版印刷术的印刷术、或其它方法。对每个步骤，可组合以上各方法。特别地，要在基片的整个表面，诸如导电层411、有机化合物层412等上形成的材料最好通过旋涂法形成。
在图20A～20E中，导电层411、414a、414b和415，绝缘层413和417，以及半导体层416可用图19A～19E所示的任何材料形成。有机化合物层412也可用在以上各实施方式中示出的任何材料形成。
然后，具有与图20A～20E中示出的结构有部分不同的结构的有机存储器如图21B所示。
在高度集成的存储元件中，相邻存储单元之间电场的侧向效应有时是一关注点。因此，在相邻存储元件部分419中提供的有机化合物层422可彼此分开，如图21B所示。在此，在基片400上形成导电层411之后，有机化合物层可有选择地形成。在图21B中，形成构成存储元件部分419的一部分的有机化合物层422。
此外，在图21B中，提供了有机化合物层421。这使得要在导电层414a和414b通过微滴排放法等在绝缘层413上形成时控制位置变得简便。换言之，通过提供有机化合物层421，沉陷部分可在要提供导电层414a和414b的位置上预先形成。在使用诸如蒸镀法或溅镀法或考虑平整度的另一种方法的情形中，并非必须提供有机化合物层421。在该情形中，如上所述，最好通过用激光照射绝缘层上要提供导电层414a和414b的位置，来预先形成沉陷部分。
即使在图20A～20E和图21B所示的结构中，具有整流属性的元件可设置在有机化合物层和构成存储元件部分419的一部分的导电层之间。
这样，通过向存储元件部分和晶体管提供根据本发明的有机化合物，有机存储器和配备有有机存储器的半导体器件可由简单工艺低成本地制造。此外，通过用有机化合物形成晶体管，有机存储器可在柔性基板上直接制造，并可制造配备有有机存储器的半导体器件。
本实施方式可与实施方式1～5自由组合。
实施方式7本实施方式将参照附图描述将以上实施方式中示出的半导体器件应用于显示设备的情形。
首先，图22A和22B示出一种情形，其中像素部分为有源矩阵类型，而存储元件部分是无源矩阵类型。沿图22A的直线A-B的横截面视图对应于图22B。
像素部分81具备发光元件94，该发光元件具有第一导电层91、有机化合物层92和第二导电层93。第一导电层91、有机化合物层92和第二导电层93通过层叠提供。包括在发光元件94中的第一导电层91与用作驱动器晶体管85的源极或漏极接线的导电层76相连。在相邻发光元件94之间设置有用作分隔墙的绝缘层79。
在驱动器电路部分82中，提供包括多个晶体管86的元件形成层。元件形成层构成驱动器电路的一部分，用于控制像素部分81和存储单元部分83的操作。用于控制像素部分81操作的驱动器电路对应于例如移位寄存器、解码器、缓冲器、采样电路、锁存器等。此外，用于控制存储单元部分83的驱动器电路对应于例如解码器、读出放大器、选择器、缓冲器、读取电路、写入电路等。
在存储单元部分83中，提供了存储元件98，它具有用作字线Wy的第一导电层95、有机化合物层96、以及用作位线Bx的第二导电层97。第一导电层95、有机化合物层96和第二导电层97通过层叠来提供。在图22B中示出的结构中，通过在绝缘层79上形成存储元件部分98，存储单元部分83可在驱动器电路部分82上提供。这种结构使得扩展像素部分81的面积成为可能。
此外，连接膜84在基片80上提供，且具体地连接膜84对应于柔性印刷电路(FPC)等。用于控制构成像素部分81和存储单元部分83的多个元件的操作的信号和电源电势通过连接膜84从外部输入。
从存储单元部分83的存储元件98中读取的数据通过施加电动作来实现。具体地，电压施加在存储元件98的第一导电层95和第二导电层97之间，并读取存储元件98的电阻，从而进行数据读取。当这样进行数据读取时，存储元件98可取决于有机化合物层96的材料而发光。因此，在发光元件94中的有机化合物层92和存储元件98中的有机化合物层96用同一材料形成时，诸如黑色矩阵的外壳最好被安排为不能观察到从存储元件98发出的光线。或者，可采用这种结构通过用不同材料提供发光元件94中的有机化合物层92和存储元件98中的有机化合物层96，只有发光元件94会发光。
然后，图22C示出像素部分和存储元件部分为有源矩阵类型的情形。
在像素部分81中提供了发光元件94，该发光元件具有第一导电层91、有机化合物层92和第二导电层93。第一导电层91、有机化合物层92和第二导电层93通过层叠提供。发光元件94中的第一导电层91通过绝缘层77与用作驱动器晶体管85的源极或漏极接线的导电层76相连。此外，在相邻发光元件94之间设置有用作分隔墙的绝缘层78。
在驱动器电路部分82中，提供包括多个晶体管86的元件形成层。元件形成层构成驱动器电路的一部分，用于控制像素部分81和存储单元部分83的操作。用于控制像素部分81的操作的驱动器电路对应于例如移位寄存器、解码器、缓冲器、采样电路、锁存器等。此外，用于控制存储单元部分83的操作的驱动器电路对应于例如解码器、读出放大器、选择器、缓冲器、读取电路、写入电路等。
在存储单元部分83中提供了存储元件98，它具有第一导电层88、有机化合物层89和第二导电层90。第一导电层88、有机化合物层89和第二导电层90通过层叠提供。存储元件98中的第一导电层88与用作开关晶体管87的源极-漏极接线的导电层99相连，其中绝缘层77置于之间。在相邻存储元件98之间设置有用作分隔墙的绝缘层78。在图22C中所示的结构中，可在与用作源电极或漏电极的导电层76相同的层中提供第一导电层91而不提供绝缘层77，或者可在与用作开关晶体管87的源电极或漏电极的导电层99相同的层中提供第一导电层88。
在以上结构中，光线可从发光元件94向基片80侧发射(底部发射结构)，或者光线可向基片80的相反一侧发射(顶部发射结构)。此外，可采用具有顶部发射结构和底部发射结构的双发射结构。
此外在以上结构中，有机化合物层96、92和89可通过微滴排放法、旋涂法、丝网印刷术、凹版印刷术、蒸镀法等制造。尽管在图22B和22C中选择性地形成了有机化合物层96、92和89，但有机化合物层96、92和89可通过微滴排放法、丝网印刷术、凹版印刷术等来形成。在该情形中，因为可对每个像素或每个存储单元有选择地提供有机化合物层，可改进材料的使用效率。此外，就对于有机化合物层96、92和89的每一个使用不同材料。
具有以上结构的发光器件具有包括一存储元件部分的存储电路，在该存储元件部分的结构中有机化合物层夹在一对导电层之间。因为以上存储元件部分与发光元件部分的结构相同或几乎相同，所以可提供便于制造的便宜的显示设备。此外，因为存储单元的大小便于缩减，所以高度集成化是简单的；因此，可提供具有大容量存储电路的显示设备。
结合本发明，本实施方式的显示设备可在一个基片上具有显示图像的多个像素和一个存储电路。该特征使与外部相连的IC芯片的数量减少；因此，可提供大小、厚度和重量变小的显示设备。
本实施方式可与实施方式1～4和实施方式6自由组合。换言之，在以上各实施方式的任一个中示出的半导体器件的材料和结构可与本实施方式自由组合。
实施方式8本实施方式将参照图23A～23C描述本发明的能无接触地收发数据的半导体器件，诸如无线芯片。
半导体器件20具有无接触地交换数据的功能，并具有电源电路11、时钟发生电路12、数据解调/调制电路13、用于控制另一电路的控制电路14、接口15、存储器6、数据总线17、和天线(天线线圈)18(图23A)。
电源电路11是基于从天线18输入的交替信号产生要提供给半导体器件20中的相应电路的各个电源的电路。时钟发生电路12是基于从天线18输入的交替信号产生要提供给半导体器件20中的每个电路的各个时钟信号的电路。数据解调/调制电路13具有调制/解调要从读写器19收发的数据的功能。控制电路14具有控制存储器6的功能。天线18具有收发电磁波或电波的功能。读写器19与半导体器件交换数据、控制该半导体器件、并控制从半导体器件收发数据的处理。
存储器6被形成为具有在以上实施方式示出的有机存储器的任何结构。半导体器件并不限于以上结构，且可添加其它元件，诸如电源电压的限幅电路、或仅用于处理各代码的硬件。
此外，在半导体器件中，可通过任一以下装置向每个电路提供电源电压电波而不提供电源(电池)、提供电源(电池)而非天线、以及电波和电源。
本发明的半导体器件具有以下优点无接触通信；能多次读取；能写入数据、擦除和再次写入；可加工成各种形状；取决于选定频率的较强指向性和广泛的识别范围等。半导体器件可应用于可通过无接触的无线通信标识有关人或物体的个别信息的IC标签，可贴附到目标的标签，用于一事件或娱乐的袖口等。此外，半导体器件可通过树脂材料成形，或可直接固定到金属用于使无线通信中断。半导体器件可应用于操作系统，诸如进出控制系统和付款系统。
然后，描述实际使用半导体器件的一种模式。包括显示部分321的移动终端的侧面配备有读写器320，而产品322的侧面配备有半导体器件323(图23B)。当读写器320置于产品322中所包括的半导体器件323上时，显示部分321显示有关该产品的信息，诸如成分、生产日期、每个生产步骤的检查结果、流程历史记录、以及有关该产品的描述。当经传送带传递产品326时，可通过使用提供给产品326的半导体器件325来检查产品326(图23C)。这样，通过使用用于根据本发明的系统的半导体器件可简便地获得信息，以实现复杂和高附加值的系统。
本实施方式可与实施方式1～6的任一种自由组合。
实施方式9本实施方式将参照图24A和24B描述配备有传感器的半导体器件，该传感器可测量除以上结构之外的诸如温度和压力的各种信息。
图24A示出在以上实施方式中示出的半导体器件中提供传感器部分的情形的结构示例。在基片350上提供包括晶体管451和354的元件形成层351，并在该元件成层上提供存储元件部分356和天线部分353。然后，在存储元件部分356上提供传感器部分950。
传感器部分950可通过物理或化学手段检测温度、湿度、亮度、气体、重力、压力、声音、振动、加速度、和其它特性。此外，传感器部分950具有一传感器和用于控制传感器的传感器电路。作为传感器，可使用电阻器元件、光电转换元件、热电动力元件、晶体管、热敏电阻、二极管等。
传感器部分950与元件形成层351中的晶体管451相连，并且在此它们通过具有粘性的树脂954彼此粘合。传感器部分950和晶体管451用以下方式通过树脂954中所包含的导电微粒952彼此电连接与传感器部分950电连接的导电层953和与晶体管的源极或漏极区域电连接的导电层951彼此电连接。
传感器部分950可安排在任何位置，而不限于以上结构。例如，传感器部分950可在存储元件部分356的同一层或晶体管451的同一层中提供。可在基片350之下提供传感器部分950。
在以上结构中，传感器部分950不仅可通过以上方法，而且可通过使用导电粘合剂的方法或诸如TCP(带式运输包)法或焊线法的已知方法与晶体管451相连，这些导电粘合剂诸如银膏、铜膏、或碳胶、或焊剂。
尽管半导体器件被贴附到在以上结构中单独形成的传感器部分，但传感器部分可直接在半导体器件中制造。后一情形将参照图25描述。
在图25中，在与包括晶体管345和451的元件形成层351相同的层中提供光传感器。在此，包括P型杂质区域、内在半导体区域和N型杂质区域的光电二极管461被提供为光传感器。因为光电二极管461根据光照改变其电流值，所以可通过使用与光电二极管461相连的晶体管462测量电流值的改变，来检测光线。此外，光电二极管461可具有P型杂质区域、内在半导体区域和P型杂质区域的接合结构；N型杂质区域、内在半导体区域和N型杂质区域的接合结构；或P型杂质区域和N型杂质区域的接合结构。可提供光电晶体管代替光电二极管。例如，在通过薄膜晶体管提供晶体管354和451的情形中，最好同时制造光电二极管或光电晶体管，因为这样可简化工艺并降低成本。
然后，图24B示出配备有元件形成层901、存储电路部分904、传感器908和天线902的半导体器件900的一种结构。传感器部分906通过物理或化学手段检测温度、湿度、亮度、气体、重力、压力、声音、振动、加速度、和其它特性。此外，传感器部分906具有传感器908和用于控制传感器908的传感器电路909。传感器928可通过电阻器元件、光电转换元件、热电动力元件、晶体管、热敏电阻、二极管等形成。传感器电路909检测阻抗、电抗、电感、电压或电流的变化，并将该变化模数转换(A/D转换)成信号，然后将信号输出给算术处理电路部分903。
元件形成层901配备有算术处理电路部分903、通信电路部分905、和电源电路部分907。存储电路部分904可设置在元件形成层901中。存储电路部分904在任何时候都可存储来自外部的已通过存储器部分906和天线902接收到的信息。存储电路部分904可由两个独立部分组成第一存储电路部分910，用于存储由传感器部分906检测的信号；以及第二存储电路部分911，用于存储从读写器设备写入的信息。
较佳地，第一存储电路部分910可按序写入以便于存储由传感器部分906检测的信息，并可由未擦除数据的闪存构成。此外，最好应用只写一次存储元件部分。
通信电路部分905包括解调电路912和调制电路913。解调电路912解调通过天线902输入的信号，并将该信号输出给算术处理电路部分903。该信号包括用于控制传感器部分906的信号以及要存储在存储电路部分904的信息。此外，从传感器电路909输出的信号以及从存储电路部分904读出的信息通过算术处理电路部分903输出到调制电路913。调制电路913将该信号调制成可无线通信的信号，并将经调制的信号通过天线902输出给外部设备。
操作算术处理电路部分903、传感器部分906、存储电路部分904以及通信电路部分905所需的电功率通过天线902提供。此外，根据将如何使用该设备来结合电池。
这样，通过提供用于检测诸如以上实施方式中示出的半导体器件中的温度或压力的信息的传感器，通过将信息存储在存储元件部分中来管理由传感器检测的各种信息变成可能。例如，可向食品提供具有气敏传感器的半导体器件，以控制食品的状况。具体地，可向易腐食品提供具有气敏传感器的半导体器件，以检测来自食品的腐败气体。提供给货架或传送带一侧的读写器通常读取存储在半导体器件中的信息；因此，食品的新鲜程度可受到控制，并可将正在腐烂的食品挑选出来。
具有诸如温度传感器或压力传感器的传感器的半导体器件在人体体表或体内提供，以存储有关活体的信息，诸如脉搏、心率、体温、血压、心电图或肌电图。根据本发明的半导体器件极薄且小，使得有关活体的信息可不受身体的限制而读取。通过由读写器规律地读取所存储的信息，人体的健康情形或锻炼情形可受到控制，并可预防和预诊疾病。此外，用于家庭医疗等的监视系统可通过获取有关活体的信息来实现，这些信息使用诸如因特网的网络由读写器读出。不仅控制有关人体的各种信息，而且通过将配备有传感器的半导体器件植入动物体内控制有关诸如家畜的各种信息是可能的。因为以上系统较为便宜、并通过使用本发明的半导体器件具有任意写入、存储和重写数据的功能，所以可提供用于家庭医疗等的复杂监视系统。
本实施方式可与实施方式1～8自由组合。换言之，本实施方式可与以上实施方式中示出的半导体器件的任一结构组合。
实施方式10本发明的半导体器件的应用范围是广泛的，并且例如本发明的半导体器件可应用于存储和显示信息的电子设备。这种电子设备为，例如，液晶显示设备、EL显示设备、电视设备、以移动电话为代表的移动信息终端、打印机、照相机、个人计算机、装有耳机的护目镜、扬声器设备、耳机、导航系统、用于ETC的车载设备，电子钥匙等。将本发明的半导体器件用于移动电话的情形将参照图26进行描述。
移动电话包括外壳2700和2706、面板2701、壳体2702、印制布线基片2703、操作按键2704以及电池2705。面板2701可拆分地装入壳体2702，且壳体2702被装入印制布线基片2703。壳体2702的形状和大小根据面板2701要装入的电子设备进行适当的更改。印制布线基片2703安装有多个封装半导体器件。本发明的半导体器件可用作封装半导体器件之一。多个安装在印制布线基片2703上的半导体器件具有控制器、中央处理单元(CPU)、存储器、电源电路、音频处理电路、收发电路等的任何功能。
面板2701通过连接膜2708与印制布线基片2703相连。面板2701与操作按键2704以及电池2705一起装在外壳2700和2706内。面板2701中的像素区域2709被设置为可从外壳2700中提供的开口窗口中看到。
本发明的半导体器件具有紧凑、薄形、轻质的优点。这些优点使得电子设备的外壳2700和2706中的有限空间得以有效的使用。此外，本发明的半导体器件具有简单结构的存储电路，并因此可提供使用便宜和高集成的存储电路的电子设备。此外，本发明的半导体器件是可任意写入、擦除和重写的，并因此可提供更为复杂和更高附加值的电子设备。本发明的半导体器件可使用在其沟道区域具有较佳迁移率和响应速度的单晶半导体层的晶体管。在该情形中，可提供使用能高速运行并具有更高运行频率的半导体器件的电子设备。
例如，本发明的半导体器件可提供并用于钞票、硬币、证券、证件、无记名债券、包装盒、文档、存储介质、个人财物、交通工具、食品杂货、衣物、保健用品、日用品、药物、电子设备等。
钞票和硬币是在市场中流通的钱，并包括在特定区域内像钱一样使用的东西(诸如现金券)、纪念币等。证券指支票、单据、本票等(参见图27A)。证件指驾驶执照、居住证等(参见图27B)。无记名债券指邮票、粮票、各种礼品券等(图27C)。包装盒指打包午餐的包装纸等、塑料瓶等(参见图27D)。文档指杂质、字典、书等(参见27E)。存储介质指DVD软件、录像带等(参见27F)。交通工具指诸如自行车的带轮子的交通工具、船等(参见图27G)。个人财物指包、眼镜等(参见图27H)。食品杂货指食品、饮料等。衣物指衣服、鞋子等。日用品指家具、灯具等。药物指药品、农药等。电子设备指液晶显示设备、EL显示设备、电视设备、以移动电话为代表的移动信息终端、打印机、照相机、个人计算机、装有耳机的护目镜、扬声器设备、耳机、导航系统、用于ETC的车载设备，电子钥匙等。
通过提供用于钞票、硬币、证券、证件、无记名债券等中的半导体器件，可防止伪造。此外，通过提供用于包装盒、书籍、存储介质、个人财物、食品杂货、衣物、日用品、电子设备等的半导体器件可提高检查系统和租售店的系统的效率。通过提供用于交通工具、保健用品、药物等的半导体器件可防伪和防盗，在药物情形中可防止药物的误用。半导体器件可通过贴附在物品表面或诸如物品内部来提供。例如，在书籍情形中半导体器件可植入纸张，在由有机树脂制成的包装情形中半导体器件可植入有机树脂。然而，最好进行设计；例如，在数据重写时需要一密码或形成一安全密钥，从而存储在可重写存储器中的数据不会被非指定第三人更改。此外，用户购买产品之后的隐私问题也可通过在设置于半导体器件中的存储元件中提供数据擦除系统来解决。
通过提供用于包装盒、书籍、存储介质、个人财物、食品杂货、日用品、电子设备等的半导体器件，可使检查系统和租售店得到便利。通过提供用于交通工具的半导体器件可防伪和防盗。通过将半导体器件植入诸如动物的生物体内，可简便地进行单个生物的识别。例如，通过将装配有传感器的半导体器件植入诸如家畜的生物体内，不仅可简便地知道出生年份、性别和种类，而且可简便地知道诸如当前体温的健康状况。
如上所述，本发明的半导体器件可通过提供给只要以存储数据为目的的任何目的来使用。此外，本发明的半导体器件具有带有简单结构的存储电路，因此可提供使用具有便宜和紧凑存储电路的半导体器件的电子设备。此外，半导体器件可任意写入、擦除和重写，并因此可提供更为复杂和更高附加值的电子设备。该实施方式了与以上实施方式自由组合。
本申请基于2005年7月1日提交给日本特许厅的序列号为2005-194077的日本专利申请，其全部内容通过引用结合于此。
权利要求
1.一种存储设备，包括存储元件，包括第一导电层、第二导电层、以及设置在第一导电层和第二导电层之间的包含至少一类有机化合物的层，其中当在所述第一导电层和第二导电层之间馈入电流时，有机化合物被还原，且所述第一导电层和第二导电层之一被氧化，使得所述第一导电层和第二导电层之一被部分离子化。
2.如权利要求1所述的存储设备，其特征在于，所述第一导电层和第二导电层之一或两者具有-3.0V或以上和+0.8V或以下的标准电势，其中饱和甘汞电极作为基准。
3.如权利要求1所述的存储设备，其特征在于，所述存储设备具有在第一方向上延伸的多条位线，以及在与所述第一方向垂直的第二方向上延伸的多条字线。
4.一种使用如权利要求1所述的存储设备的电子设备。
5.一种如权利要求1所述的半导体器件，其特征在于，所述有机化合物为共轭聚合物。
6.一种存储设备，包括存储元件，包括第一导电层、第二导电层、以及在第一导电层和第二导电层之间的包含至少一类有机化合物的层，其中金属阳离子存在于所述有机化合物中，以及其中当在所述第一导电层和第二导电层之间馈入电流时，有机化合物被氧化，且金属阳离子被还原。
7.如权利要求6所述的存储设备，其特征在于，所述第一导电层和第二导电层之一或两者具有-3.0V或以上和+0.8V或以下的标准电势，其中饱和甘汞电极作为基准。
8.如权利要求6所述的存储设备，其特征在于，所述存储设备具有在第一方向上延伸的多条位线，以及在与所述第一方向垂直的第二方向上延伸的多条字线。
9.一种使用如权利要求6所述的存储设备的电子设备。
10.一种半导体器件，包括存储元件，包括第一导电层、第二导电层、以及设置在第一导电层和第二导电层之间的包含至少一类有机化合物的层；以及晶体管，其中所述晶体管的源极或漏极区域与所述第一导电层或第二导电层电连接，以及其中当在所述第一导电层和第二导电层之间馈入电流时，有机化合物被还原，且所述第一导电层和第二导电层之一被氧化，使得所述第一导电层和第二导电层之一被部分离子化。
11.如权利要求10所述的半导体器件，其特征在于，所述第一导电层和第二导电层之一或两者具有-3.0V或以上和+0.8V或以下的标准电势，其中饱和甘汞电极作为基准。
12.如权利要求10所述的半导体器件，其特征在于，还包括一天线，其中所述天线与构成波形整形电路或整流电路的一部分的晶体管电连接。
13.一种使用如权利要求10所述的半导体器件的电子设备。
14.如权利要求10至12中任一项所述的半导体器件，其特征在于，所述有机化合物为一共轭聚合物。
15.一种半导体器件，包括存储元件，包括第一导电层、第二导电层、以及设置在第一导电层和第二导电层之间的包含至少一类有机化合物的层，晶体管，其中所述晶体管的源极或漏极区域与所述第一导电层或第二导电层电连接，其中金属阳离子存在于所述有机化合物中，以及其中当在所述第一导电层和第二导电层之间馈入电流时，有机化合物被氧化，且金属阳离子被还原。
16.如权利要求15所述的半导体器件，其特征在于，所述第一导电层和第二导电层之一或两者具有-3.0V或以上和+0.8V或以下的标准电势，其中饱和甘汞电极作为基准。
17.如权利要求15至16中任一项所述的半导体器件，还包括一天线，其中所述天线与构成波形整形电路或整流电路的一部分的晶体管电连接。
18.一种使用如权利要求15所述的半导体器件的电子设备。
19.如权利要求15所述的半导体器件，其特征在于，所述有机化合物为一共轭聚合物。
20.一种存储设备，包括存储元件，包括第一导电层、第二导电层、以及设置在第一导电层和第二导电层之间的包含至少一类有机化合物的层，其中所述第一导电层和第二导电层之一或两者具有-3.0V或以上和+0.8V或以下的标准电势，其中饱和甘汞电极作为基准。
21.如权利要求20所述的存储设备，其特征在于，当在所述第一导电层和第二导电层之间馈入电流时，有机化合物被还原，且所述第一导电层和第二导电层之一被氧化，使得所述第一导电层和第二导电层之一被部分离子化。
全文摘要
本发明的一个目的是提供非易失性的、可重写的、便于制造的、以及便宜的存储元件、存储设备和半导体器件，它们的开关特性较佳并具有较低的工作电压。在包括第一导电层、面向第一导电层的第二导电层、以及包含设置在第一导电层和第二导电层之间的至少一类有机化合物的层的元件中，该有机化合物可电化学地掺杂和除杂。通过将电流馈入该元件，对设置在导电层之间的有机化合物进行电化学掺杂，即输运电子，从而电导率可增大约3到10位。
文档编号H01L27/28GK1893139SQ200610095668
公开日2007年1月10日 申请日期2006年6月29日 优先权日2005年7月1日
发明者野村亮二 申请人:株式会社半导体能源研究所