专利名称：具有双层或多层盖层的互连及其制造方法
技术领域：
本发明的示例性实施例涉及一种用于半导体器件中的互连及其制造方法。例如，本发明的示例性实施例涉及一种形成在层间电介质层中并以阻挡层涂覆的单层、双层或多层镶嵌互连，及其制造方法。
背景技术：
为了增加半导体器件的速度，可以减小栅氧化物层的厚度和栅极的长度。但是，导线的电阻和层间电介质的电容会造成RC延迟，这可降低器件的速度。通过应用具有低电阻的导线和/或具有低介电常数的层间电介质来努力减小RC延迟。
铝(Al)曾经是一种通用的导线材料，但是近来由于铜(Cu)具有改进的物理特性，因此已经用来替代铝用作导线。例如，由于铜具有为铝的一半的较低电阻率，所以铜导线允许更高的信号传递速度。此外，铜的对电迁移更高的阻力可以改进器件的性能。
但是，难以将铜蚀刻为所需的图案。为了解决这一问题，可以使用镶嵌工艺，其中首先通过光刻在电介质层中限定其中用于互连图案的沟槽，形成金属层以填充这些沟槽，并通过CMP(化学机械研磨)移去多余的金属层。例如，人们已经注意到双镶嵌工艺，其中通过单次沉积方法，使用铜填充在电介质层内形成的通孔和沟槽，然后进行平坦化，。
为了更好理解本发明的背景，下面给出传统镶嵌工艺的描述参考图1，通过常规镶嵌金属化工艺来描绘互连金属导线。如该剖面图所示，由阻挡金属层(未示出)围绕金属层103，填充在衬底100上的层间电介质层101内形成的沟槽中。在层间电介质层101和金属层103上形成盖层105。盖层105可以在镶嵌工艺中在对铜进行CMP之后在金属层103上沉积，可以防止铜的扩散并对在金属层103上形成的层间电介质层给予更高的蚀刻选择比。近来对于用于作为层间电介质层的低电介质材料(例如具有2-4的介电常数)的需求使人们注意到了碳化硅，此外还有氮化硅。由于碳化硅对于较低的电介质膜具有更高的蚀刻选择性且介电常数为4-5，这比氮化硅的更低，因此其可在CMP步骤之后用于盖层。当碳化硅用作盖层时，相比使用氮化硅，会在CMP表面的界面处获得较差的泄漏阻尼(leakagedamping)特性。此外，应力将集中在形成通孔的区域，产生应力梯度，且穿过金属层的晶界可形成应力导致的空位或空隙，导致电缺陷。通常，由于低电介质(低-K)材料具有较低的孔隙度和机械硬度但具有较大的热膨胀系数，因此它们受到这些问题损害。
发明内容
依照本发明的示例性实施例，提供了一种半导体器件的互连，其包括具有形成在其中的沟槽的层间电介质层，在沟槽内形成的金属层，在金属层顶部布置的金属化合物，在层间电介质层的顶部布置的第一阻挡层，和在金属化合物层和第一阻挡层的顶部布置的第二阻挡层。
依照本发明的另一实施例，提供一种形成半导体器件的互连的方法，该方法包括在衬底上形成层间电介质层，在层间电介质层中形成沟槽，形成金属层以填充沟槽，在金属层和层间电介质层上形成第一阻挡层，热处理包括第一阻挡层的所得到的衬底以在金属层的顶部形成金属化合物层，并在热处理过的包括第一阻挡层的衬底上形成第二阻挡层。
下面结合附图进行详细说明，将更清晰地理解本发明的示例性实施例的上述和其它目的、特征和优点，其中图1是示出常规互连的剖面示意图；图2是示出依照本发明的示例性实施例的剖面示意图；和图3-9是示出用于形成依照本发明的示例性实施例的互连的方法的剖面示意图。
具体实施例方式
参考附图，将更全面地描述本发明的各种示例性实施例，其中示出了本发明的某些示例性实施例。附图中，为了清楚起见夸大了层和区域的厚度。
这里公开了本发明的详细的说明性实施例。但是，这里公开的具体结构和功能细节仅仅代表用于描述本发明的示例性实施例的目的。但是，本发明可以多种替代的形式实施，不应该解释为限于这里所述实施例。
因此，由于发明的示例性实施例能够进行各种修改和可选的形式，在附图中通过示例的方式示出其实施例，并将在本文详细描述。但是应当理解，并没有打算将本发明的示例性实施例限制为所公开的具体形式，但是相反，发明的示例性实施例将覆盖所有落入发明范围内的修改、等同物和可选方式。整个
中相同的标号代表相同的部件。
应当理解，尽管这里使用第一、第二等术语来描述各种部件，这些部件不限于这些术语。这些术语仅仅用来区别部件。例如，在不脱离本发明的示例性实施例的范围内，第一部件可以被称为第二部件，类似，第二部件可以被称为第一部件。这里，使用的术语“和/或”包括一个或多个相关的系列项的任一个或其结合。
应当理解，当提及部件被“连接”或“耦接”到另一部件时，其可以是直接连接或耦接到另一部件，或可存在插入其间的部件。相反，当提及部件被“直接连接”或“直接耦接”到另一部件，其间不存在插入其间部件。用来描述部件之间的关系的其它用词将以类似的方式解释(例如，“之间”相对于“直接之间”、“相邻”相对于“直接相邻”等)。
这里使用的术语仅仅为了描述具体实施例的目的，并不是限定发明的示例性实施例。这里，除非说明书清楚地指出，所使用的单数“一”、“一个”、“该”可包括复数形式。更应当理解，当使用术语“构成”、“包含”、“包括”和/或“具有”时，表示一定的特征、整数、步骤、操作、部件和/或元件的存在，但不排除其它的一个或多个特征、整数、步骤、操作、部件、元件和/或它们的组合的存在。
还应当注意，某些可选的实施方式中，提及的功能/作用可在附图中指出的顺序以外发生。例如，连续示出的两个附图实际上基本上可同时实施或有时可以相反的顺序实施，取决于所包括的功能/作用。
而且，例如词语“化合物”可以用来表示单数和复数。这些词语用来指出一种或多种化合物，但也可以仅表示一种化合物。
现在，为了更具体地描述本发明的示例性实施例，将参考附图来详细描述本发明的各种实施例。但是，本发明不限于示例性实施例，可用多种形式实施。图中，如果在另一层或衬底上形成层，其意味着层直接形成在另一层或衬底上，或第三层插于其间。下面的说明中，相同的参考符号代表相同的部件。
尽管为了说明性的目的公开了本发明的示例性实施例，但是本领域的技术人员应当理解，在不脱离依照权利要求所公开的发明的范围和精神，可以有各种修改、附加和替换。
下面，将参考附图详细地描述本发明的示例性实施例。通过参考附图所详细描述的实施例，本发明的示例性实施例的各方面和特征以及用于是实现这些方面和特征的方法将变得更加清楚。但是，本发明的示例性实施例不限于以下公开的示例性实施例，而可以以不同形式实施。说明书中定义的事物，例如详细的结构和部件，是提供来帮助本领域技术人员全面地理解本发明的示例性实施例，本发明的示例性实施例仅仅限定在权利要求的范围内。在本发明的示例性实施例的整个说明中，相同的附图参考符号用于各图中的相同部件。
为了方便的目的，以铜互连为例进行下述说明，应当理解，可以使用所有的低电阻导体，例如，铝(Al)、金(Au)及其合金。
图2是示出依照本发明的示例性实施例的半导体器件的互连的剖面图。
参考图2，其中具有沟槽的层间电介质层201形成在衬底200上，并在层间电介质层201的沟槽中形成金属层207。
可选地，在衬底200和层间电介质层201之间可以插入由多晶硅、钨(W)、铝(Al)或铜(Cu)制成的导体层或绝缘层。
层间电介质层201可包括多层绝缘层。该多层绝缘层可以是具有布线图案的氧化物。为了降低RC延迟，绝缘层可以具有低的介电常数。例如，绝缘层可以由黑金刚石、FSG(氟硅化物玻璃)、SiOC、聚酰亚胺或SiLKTM构成，但不限于此。
金属层207可以由铜或铜合金构成，但不限于此。这里使用的术语“铜合金”代表铜与微量的其它元素的结合，该其它元素例如C、Ag、Co、Ta、In、Zn、Mn、Ti、Mg、Cr、Ge、Sr、Pt、Mg、Al和/或Zr，这些示例是说明性的，不是限制性的。
在层间电介质层201的表面和金属层207之间还可以插入金属阻挡层(未示出)；且可以减少或防止金属原子从填充有金属层207的沟槽扩散到层间电介质层201中。金属阻挡层可以形成为大约200至约1000的厚度，例如大约450的厚度。作为金属阻挡层的材料，可以使用钛(Ti)、钽(Ta)、钨(W)或其氮化物，例如，TiN、TaN和WN。此外，可以使用TaSiN、WSiN或TiSiN。可以用CVD(化学气相沉积)工艺或PVD(物理气相沉积)工艺来沉积金属阻挡层，例如，溅镀。
在金属阻挡层上可形成种子金属层，以增加互连的均匀度和/或开始成核。如果形成，种子金属层可具有大约500到大约2500的厚度范围，例如大约1500的厚度。种子金属层可以是铜、金、银、铂(Pt)或钯(Pd)，但不限于此。
在金属层207上可以提供用作对金属层207的阻挡层的金属化合物层401。该金属化合物层401可包含金属层207的金属成分和硅，并且可选择包括氮。
在层间电介质层201上，可以形成厚度为100以下的第一阻挡层301b。第一阻挡层301b可以由氮化硅(SiN)、碳化硅(SiC)或碳氮化硅(SiCN)构成，但不限于此。
可以在金属化合物层401和第一阻挡层301b上可以形成第二阻挡层501。第二阻挡层501可具有大约100到大约1000的厚度范围。第二阻挡层501可以由氮化硅(SiN)、碳化硅(SiC)或碳氮化硅(SiCN)构成，但不限于此。如所述，阻挡层在金属层207和层间电介质层201上形成为双层。
图3到9示出了形成本发明的示例性实施例中的半导体器件互连的方法。
如图3所示，在衬底200上形成层间电介质层201a。可选的，在衬底200和层间电介质层201a之间可以插入例如多晶硅、钨(W)、铝或铜的导体材料或绝缘体。层间电介质层201a可以包括多个绝缘层。该多个绝缘层可以是具有布线图案沟槽的氧化物。为了降低RC延迟，该多个绝缘层可以具有低介电常数。例如，绝缘层可以由黑金刚石、FSG(氟硅化物玻璃)、SiOC、聚酰亚胺或SiLKTM构成，但不限于此。
如图4所示，可部分地蚀刻层间电介质层201a以所需的布线图案形成沟槽203。图案中，尽管以单镶嵌互连的形式描述，但是可以是双镶嵌或多镶嵌形式的互连结构。清洗具有沟槽203的所获得的结构，在其上施加金属阻挡层(未示出)。如果存在，金属阻挡层可以减小或防止填充沟槽203的金属层的金属原子向层间电介质层201的扩散。金属阻挡层可以形成为大约200至大约1000的厚度范围，例如大约450的厚度。作为金属阻挡层的材料，可以使用钛(Ti)、钽(Ta)、钨(W)或其氮化物，例如，TiN、TaN和WN。此外，可以使用TaSiN、WSiN和TiSiN。可以用CVD(化学气相沉积)工艺或PVD(物理气相沉积)工艺来沉积金属阻挡层，例如溅镀。
如图5所示，可以形成金属层205来覆盖层间电介质层201并填充沟槽203。金属层205可以由铜或铜合金构成，但不限于此。这里使用的术语“铜合金”代表铜与微量的其它元素的结合，该其它元素例如是C、Ag、Co、Ta、In、Zn、Mn、Ti、Mg、Cr、Ge、Sr、Pt、Mg、Al或Zr。
为了以例如铜的金属层来填充沟槽203，可以使用溅镀工艺或CVD工艺。而且，可以使用镀覆工艺(电镀或无电镀)。当镀覆时，在金属阻挡层上引入种子金属层能够改进结果。种子金属层可以提高电镀层的均匀度且帮助早期状态的成核。如果形成，种子金属层可具有大约500到大约2500的厚度范围，例如大约1500的厚度。为了沉积种子金属层，可以使用CVD工艺，但也可以使用溅镀工艺。这里，可以在2kW的溅镀功率和大约2mTorr的压力下、大约0℃温度的衬底、衬底距离钯的60mm进行溅镀工艺，但不限于这些条件。根据所使用的方法，金属种子可以选自铜、金、银、铂(Pt)或钯(Pd)等。镀覆之后，铜层可以具有稀疏的纹理结构，其中在其间大的间隔中排列有非常小的晶粒。由此，进行退火工艺使得晶粒通过再结晶而生长，由此降低电阻率。
或者地，可以使用溅镀或CVD工艺来以铜填充沟槽。而且，可以沉积具有使用于布线的合适电阻的金属以替代铜，这比如金、铂或银。考虑到随后CMP的情况，金属层可以沉积到比沟槽的深度深大约0.2μm的厚度。
参考图6，使用CMP工艺平坦化所得到的结构，直到露出层间电介质层201的上表面以在镶嵌互连图案中形成金属层207，其上表面可以基本上与金属层207关联。在金属层207的形成期间难于保持无氧的状态，并且当使用反应炉时也是困难的。而且，CMP工艺的浆料可包含氧。因此，当形成时，铜层在其表面将具有原生的氧化铜，例如CuO、Cu2O。氧化铜将破坏铜层和其上沉积的层之间的粘附性，并提高电阻，由此降低了最终产品的可靠性。
为了消除氧化铜，通过施加RF到Ar、He、H2等混合气体来准备等离子体，例如，可以使用氢基等离子体。或者，可以使用通过施加RF到Ar、He、NH3等混合气体制备的NH3基等离子体。本示例中，不仅减少金属层207的表面而且进行氮化。
此后，如图7所示，在获得的结构的整个上表面上形成第一阻挡层301a。对该沉积可以使用氮化硅。可以使用CVD工艺来沉积氮化硅，或使用PEVDD(等离子体增强CVD)工艺来沉积至大约100的厚度。可以用等离子体处理原位进行氮化硅层的形成，这比进行两步单独的工艺更简单。原位工艺可以减小或防止在互连上形成氧化铜层。替代氮化硅，可以使用碳化硅(SiC)或碳氮化硅(SiCN)来形成第一阻挡层。
如图8所示，对其中形成有第一阻挡层的所获得的结构进行热退火400。例如，可以进行快速热退火(RTA)工艺。或者，可以使用真空退火或等离子体退火工艺。热退火工艺400可以在大约200到约650℃进行。金属层207与第一阻挡层的组成成分进行反应，例如氮化硅，在其上表面上形成金属化合物层401，例如硅化物层。例如，CuSiN的元素按它们各自的化学当量比与铜进行反应，以形成金属化合物层401。位于层间电介质层201上的第一阻挡层301b可以保持不反应，由此可用作对层间电介质层的阻挡层。
如图9所示，第二阻挡层501可以由氮化硅(SiN)、碳化硅(SiC)或碳氮化硅(SiCN)构成。与用于第一阻挡层的相同的工艺可以用于第二阻挡层的形成。在示例性实施例中，氮化硅可以用于第一阻挡层，而碳化硅可以用于第二阻挡层。包括氮化硅和碳化硅的双层盖层示出了其间的协同作用。即，由于氮化硅层补充了泄漏部分，而碳化硅层造成了大的蚀刻选择比，双层盖层可以满足减少泄漏和具有大的蚀刻选择比的性能。
当在金属层上构成接触区时，在接触区和金属层之间的金属化合物层和第二阻挡层的插入将减少或防止由应力导致的空区和/或空隙引起的缺陷。
如上所述，依照本发明的示例性实施例的镶嵌互连可以构成具有包括用作盖层的金属化合物层的双重阻挡层，由此改进了减小或防止由应力导致的空区和/或空隙引起的缺陷。
根据本发明的一些示例性实施例，阻挡层可以有N个阻挡层，这里N＞2，阻挡层中的一个或多层可由基本上不同的材料制成。
尽管本发明的示例性实施例为了说明行的目的进行了公开，但是本领域的技术人员应当理解，在不脱离权利要求所公开的发明的范围和精神内，可以进行各种修改、添加和置换。
权利要求
1.一种半导体器件的互连，包括其中形成有沟槽的层间电介质层；在所述沟槽内形成的金属层；在所述金属层上形成的金属化合物层；在所述层间电介质层上形成的第一阻挡层；和在所述金属化合物层和所述第一阻挡层上形成的第二阻挡层。
2.如权利要求1的互连，其中所述金属层包括铜或其合金。
3.如权利要求1的互连，其中所述金属化合物层包括铜和硅。
4.如权利要求3的互连，其中所述金属化合物层还包括氮。
5.如权利要求1的互连，其中所述第一阻挡层厚度大约为100。
6.如权利要求1的互连，其中所述第一阻挡层由选自由氮化硅、碳化硅和碳氮化硅构成的组中的至少一种材料构成。
7.如权利要求1的互连，其中所述第二阻挡层具有大约100到大约1000的厚度范围。
8.一种形成半导体器件的互连的方法，包括在衬底上形成层间电介质层；在所述层间电介质层中形成沟槽；以金属层填充所述沟槽；在所述金属层和层间电介质层上形成第一阻挡层；热处理包括所述第一阻挡层的所得到的衬底以在所述金属层的顶部形成金属化合物层；和在热处理的包括所述第一阻挡层的衬底上形成第二阻挡层。
9.如权利要求8的方法，其中使用镶嵌工艺进行填充所述沟槽。
10.如权利要求8的方法，还包括在所述层间电介质层中形成沟槽和填充所述沟槽之间形成金属阻挡层。
11.如权利要求8的方法，其中所述第一阻挡层由选自氮化硅、碳化硅和碳氮化硅中的至少一种材料构成。
12.如权利要求8的方法，其中所述热处理在大约200到大约650℃的温度范围内进行。
13.如权利要求8的方法，其中使用快速热处理工艺进行所述热处理。
14.如权利要求8的方法，其中使用真空退火工艺进行所述热处理。
15.如权利要求8的方法，其中使用等离子体退火工艺进行所述热处理。
16.如权利要求8的方法，其中所述第二阻挡层由选自氮化硅、碳化硅和碳氮化硅中的至少一种材料构成。
17.如权利要求16的方法，其中所述第二阻挡层具有大约100到大约1000的厚度。
全文摘要
本发明公开了一种具有双重或多重盖层的互联及其制造方法。互连包括其间形成有沟槽的层间电介质层，沟槽内形成的金属层，金属层上的金属化合物层，层间电介质层上的第一阻挡层，和金属化合物层与第一阻挡层上的第二阻挡层。
文档编号H01L21/768GK1945826SQ200610151329
公开日2007年4月11日 申请日期2006年7月20日 优先权日2005年7月20日
发明者吴晙焕, 孟东祚 申请人:三星电子株式会社