具有双层底部电极的相变存储器的制作方法

专利名称：具有双层底部电极的相变存储器的制作方法
技术领域：
本发明大体上涉及相变存储器，且具体来说，本发明涉及相变存储器电极。
背景技术：
相变随机存取存储器(PCRAM)是非易失形式的存储器，其使用在施加电流时在 非晶状态与结晶状态之间改变含有来自周期表的V族或VI族的一种或一种以上元素的 合金的状态的可逆过程，且其中所述两种状态具有大致不同的电阻。典型的电流相变存 储器使用硫族化物合金，例如锗-锑-碲(GeSbTe,或GST，最常见为Ge2Sb2Te5)合金。 材料的非晶(a-GST)和结晶(c-GST)状态具有非常不同的电阻率，大约为三个数量级， 使得较容易地完成对状态的确定。结晶状态具有大约为千欧姆(kQ)的典型电阻，而非 晶状态具有大约为兆欧姆(MQ)的典型电阻。所述状态在正常条件下是稳定的，因此 PCRAM单元是长久保留数据的非易失性单元。当GST处于其非晶状态时，其被称为复 位(RESET)。当GST处于其结晶状态时，其被称为设置(SET)。通过测量PCRAM单 元的电阻来读取PCRAM单元。
如图1中所示的处于设置状态的典型垂直PCRAM单元100的结构包括底部金属 触点102、由介电材料106围绕的底部电极104、具有结晶部分(c-GST) 112的硫族化 物(GST) 108、顶部电极114、金属顶部触点116，和单元选择线118。 GST 108为全 c-GST意味着GST具有高导电性和低电阻，通常大约为kQ。底部电极104有时被称作 加热器。
图2中展示PCRAM单元IOO的复位结构。底部电极104通常为高导电性、低电阻 率的金属或合金(小于1毫欧姆.厘米(mfi.cm))。为了将单元IOO从设置状态改变为复 位状态，使电流通过底部金属触点102和底部电极104。此电流将底部电极104的顶部 附近的GST 108的可编程体积区加热到足以在所述区中熔化所述GST的温度。许多GST 材料的典型熔点在600摄氏度的范围内，但对于其它硫族化物来说熔点不同。当移除电 流时，由于热量耗散进入周围材料中，所以GST108的可编程体积中的已被加热到其熔 点的部分迅速冷却。此快速冷却不允许熔化的可编程体积区在结晶状态中冷却。而是， 非晶GST (a-GST 110)的区保持在加热器104的顶部处或在顶部附近。
所要的a-GST区是覆盖底部电极104的顶部并略微延伸进入c-GST的领域中的半球
5状区。这允许GST 108的高电阻，因为c-GST 112部分和a-GST IIO部分的电阻在电气 方面表现为串联连接的电阻。这在图3中展示。
由电流通过底部电极104所产生的热量的大部分并不对GST108的加热起作用，因 为周围的介电材料106耗散热量。因此，对GST108的可编程体积区的大多数加热归因 于加热器106顶部附近的电阻性加热。
在典型的PCRAM单元中，与电流从顶部电极触点流动到底部电极一起，单元(GST 层)和顶部电极经图案化。在此布置中，电流密度大部分是对称的。在理想的复位状态 中，覆盖底部电极触点的整个区域的GST的半球状区被转化为非晶状态(a-GST110)， 以防止并联的泄漏路径。
由于通过底部电极104的热损耗的缘故，GST可编程体积中的最热区通常高于底部 电极104与GST 108之间的界面约20纳米。低电阻底部电极104的低效加热与位于底 部电极104与GST 108之间的界面上方的最热区组合可形成与底部电极分离的非晶GST 区，如图4中所示。这导致a-GST区和c-GST区的并联电阻连接，且电流流过并联电路 的低电阻路径，结果是所述单元被固定在低电阻状态，且所述GST不能转化回到高电阻 状态。
此外，过大的复位电流脉冲将形成覆盖底部电极104的理想半球状非晶区，但将产 生过热的GST区(常超过900摄氏度)。此热点可导致沸腾、升华或成分改变。
为了将单元IOO从复位状态切换为设置状态，使设置电流通过金属触点102和底部 电极104以将底部电极104的顶部附近的a-GST部分110加热到低于熔点的温度，但充 分高(对于典型的GST材料来说大约为350摄氏度，但对于其它硫族化物不同)，在此 温度下，底部电极104的顶部附近的区中的原子的迁移允许其从非晶状态重新布置为结 晶状态。所得的配置具有全结晶的GST 108，如图1中所示。
用于设置和复位单元的电流通常如下。通过施加足以将可编程体积中的GST温度升 高到熔点以下但高于其结晶温度的电压或电流脉冲，且保持充分时间以允许将原子重新 布置为结晶状态，而实现设置状态。通过施加足以将可编程体积中的GST温度升高到熔 点的电压或电流脉冲，且通常保持比设置脉冲短的时间，而实现复位状态。设置脉冲通 常在持续时间上长于复位脉冲，但在量值上低于复位脉冲。复位脉冲通常在持续时间上 短于设置脉冲，但在量值上高于设置脉冲。脉冲的实际量值和持续时间取决于单元的大 小和所述单元中使用的特定相变材料。用于许多GST单元的复位电流当前在400到600 微安(pA)的范围中，且具有在10-50纳秒范围中的持续时间，而设置电流当前在IOO 到200 pA的范围中，且具有在50-100纳秒范围中的持续时间。读取电流低于设置电流或复位电流。随着单元大小不断减小，所涉及的电流及其持续时间也不断减小。
出于上文陈述的原因，且出于所属领域的技术人员在阅读并理解本说明书后将明白 的下文陈述的其它原因，在此项技术中需要改进的PCRAM结构和用于相变存储器切换 的方法。


图1是处于设置状态的典型相变存储器单元的横截面图； 图2是处于复位状态的典型相变存储器单元的横截面图； 图3是相变存储器单元中的所要复位结构的部分横截面图； 图4是相变存储器单元中的故障状态复位结构的部分横截面图； 图5是根据一个实施例相变存储器单元的横截面图； 图6A到6E是根据另一实施例电极盖的形成的过程中横截面图； 图7A到7D是根据另一实施例电极盖的形成的过程中横截面图； 图8A到8C是根据另一实施例电极盖的形成的过程中横截面图； 图9是根据另一实施例存储器阵列的一部分的简化电路图； 图IO是根据另一实施例存储器阵列的一部分的简化电路图；以及 图ll是根据另一实施例存储器阵列的一部分的简化电路图。
具体实施例方式
在对实施例的以下详细描述中，参考形成其一部分的附图。在图式中，相同的标号 在所有若干视图中描述大致类似的组件。这些实施例经充分详细地描述以使得所属领域 的技术人员能够实践所述实施例。在不脱离本申请案的范围的情况下可利用其它实施例 且可作出结构、逻辑和电气方面的改变。
因此，不应在限制意义上理解以下详细描述，且本发明的范围仅由所附权利要求书 以及此权利要求书有权拥有的等效物的全部范围来界定。
本文所揭示的实施例在PCRAM单元的底部电极上使用高电阻率盖以增加底部电极 对加热所述单元的相变材料的可编程区的作用。虽然在本文描述中使用了 GST，但应理 解，包括其它硫族化物的其它相变材料也适于与各种实施例一起使用。仅举例来说，相 变材料包括(但不限于)GeTe、 In-Se、 Sb2Te3、 GaSb、 InSb、 As-Te、 Al-Te、 Ge-Sb-Te、 Te-Ge-As、 In-Sb-Te、 Te-Sn-Se、 Ge-Se-Ga、 Bi-Se-Sb、 Ga-Se-Te、 Sn-Sb-Te、 In-Sb-Ge、 Te-Ge-Sb-S、 Te-Ge-Sn-0 、 Te-Ge-Sn-Au 、 Pd-Te-Ge-Sn 、 In-Se-Ti-Co、 Ge-Sb-Te-Pd、 Ge-Sb-Te-Co、 Sb-Te陽Bi-Se、 Ag-In-Sb-Te、 Ge-Sb-Se-Te、 Ge墨Sn-Sb-Te、 Ge-Te-Sn-Ni、Ge-Te-Sn-Pd、 Ge-Te-Sn-Pt，等等。出于本申请案的目的，电阻率(resistivity)是指电阻 率(electrical resistivity )。
图5以横截面展示PCRAM单元500。单元500包括类似于图1和图2中所示的组 件的一组最典型的组件，且在相同的一般原理下操作。下部金属触点502在其上具有由 介电材料506围绕的底部电极504。相变材料508 (例如，硫族化物或GST材料)位于 底部电极504上方，且其上为顶部电极514、顶部金属触点516，和单元选择线517。图 5中展示相变材料508，其具有非晶区510和结晶区512。底部电极504具有两个部分 主要的下部元件518和顶部的上部电极盖520。
在一个实施例中，对于约100nra的总的底部电极高度，顶部电极盖520的厚度在2 nm到20nm的范围中(当前为底部电极的总高度的约2%到20% )，且其由高电阻率材 料(从1 macm到1000mQ.cm)形成。主要元件518由低电阻率材料形成。接近GST 可编程体积的高电阻率材料通过电极盖520中的电阻性加热而产生GST可编程体积的部 分加热。此加热用以将GST的最热区移动得更接近底部电极504与GST 508之间的界 面，且防止形成与底部电极504的顶部分离的GST的非晶区。
简单地使整个加热器为高电阻率材料而具有的一个问题是将发生单元GST的部分 加热，但由电流通过高电阻率加热器所产生的大部分热量将被耗散进入周围电介质，而 不会对GST材料的加热起作用。此外，由于需要大量电压来使电流通过高电阻率加热器 元件到达GST区，所以功率消耗将增加。
本文的实施例将归因于底部电极504的加热集中在高电阻率盖520所处的其顶部 处，即在底部电极504与GST508之间的界面附近。由高电阻率盖520产生的热量接近 单元(GST 508)界面，且提供对可编程体积的有效加热，并防止在底部电极504与形 成于底部电极504的顶部处的非晶GST区之间形成结晶GST区。此外，由于高电阻率 材料具有比低电阻率材料低的导热性，所以在加热器元件与GST之间的界面处或附近减 少了低电阻率加热器元件的传统吸热效应。组合起来，还可降低编程电流要求。
作为一实例，典型的PCRAM单元(例如，图l和图2中所示的PCRAM单元，其 中底部电极直径为50纳米(nm)且高度为100nm，具有100 nm的未掺杂GST厚度) 具有约2 kQ的设置电阻(具有4mQ.cm的典型GST电阻率)。在TiAlN的底部电极材 料(电阻率为4macm)的情况下，来自底部电极的串联电阻为约2kQ,其消耗几乎与 复位操作相同的能量。大部分能量损失，而不对GST状态的切换起作用。因此，通常使 用的底部电极是较低电阻率材料。举例来说，具有0.17 mQ.cm的电阻率的TiN等同于 87 Q的串联电阻。在图5中所示的实施例中，另一方面，假设与先前实例中相同的组件大小，即底部 电极直径为50 nm且高度为100 nm，用20 nm的TiAlN替代TiN，且具有100 nm的未 掺杂GST厚度，其仍具有2kQ的设置电阻(具有4macm的GST电阻率)。然而，在 TiAlN的盖电极(其可具有大约20 mQ.cm的电阻率)的情况下，盖520的电阻为约2 kQ， 其消耗与GST单元复位操作相同的能量，但提供大部分能量以加热底部电极与GST之 间的界面附近的GST。这又促进了覆盖底部电极并与其接触的合适半球状a-GST区的形 成。
可以许多方式形成上文所描述的电极盖520。举例来说，图6A-6E以一系列过程中 横截面图展示电极盖(例如，盖520)的形成。在底部电极的形成期间，通常如图6A 中所示沉积TiN或钨(W)(电极材料的覆层)。图6B展示适当的化学机械平坦化(CMP) 工艺和过度抛光(overpolish)的结果，其导致在底部电极的顶部处的20 nm或更小的凹 口。使用等离子体气相沉积或化学气相沉积来沉积薄高电阻率材料层，图6C中展示其 结果。在另一CMP缓冲后，20nm或更小的高电阻率盖保留在底部电极上，如图6D中 所示。接着如图6E中所示沉积结晶GST层。或者，可通过湿式蚀刻工艺、等离子体干 式蚀刻工艺等来形成所述凹口 。
或者，可如图7A-7D所示(一系列过程中横截面图)形成电极盖(例如，盖520)。 在底部电极的形成期间，通常如图7A中所示沉积TiN或钨(W)(电极材料的覆层)。 图7B展示适当的化学机械平坦化(CMP)工艺和过度抛光的结果，其导致在底部电极 的顶部处的20nm或更小的凹口。使用等离子体气相沉积或化学气相沉积将薄高电阻率 材料层沉积在所述凹口中和电介质上，如图7C中所示，且与GST层一起经图案化，如 图7D中所示。Tin层(从2nm到20nm)的电阻率足够高，使得其不过多地改变底部 电极中的电流分布，但仍在低电阻率底部电极上方形成局部加热器，以促进盖与GST 之间的界面处的局部化GST加热。
图8A-8C中展示用于形成具有高电阻率盖的底部电极的另一种方法，且其使用低能 量等离子体源植入来使用适当的掺杂剂掺杂底部电极插塞的顶部，以形成薄高电阻率材 料层，如图8A和8B中所示。在一个实施例中，底部电极插塞为TiN且掺杂剂为Al， 或底部电极插塞为TiAl且掺杂剂为N，或插塞为TaN且掺杂剂为N,以形成富含氮的 高电阻率TaN的顶盖层。应理解，各种掺杂剂和底部电极插塞材料可用于形成底部电极 上的顶盖，所述顶盖具有比插塞高得多的电阻率。
应注意，通过增加化合物中的氮浓度，可将例如TiAlN和TaN的材料的电阻率增加 若干数量级。举例来说，可通过在底部电极材料的化学气相沉积或物理气相沉积或者低能量氮等离子体源植入期间调整含氮气体比率来实现氮浓度的此增加。
通常用于底部电极或插塞的低电阻率材料是可形成的电阻尽可能低的导体，例如 W、 TiN、 TiW、 Pt、 TiAlN (具有低氮浓度)等。可由任何数目的高电阻率材料形成各 种实施例的各种电极盖和高电阻率层，包括(仅举例来说)TiAlN、 AlPdRe、 HfTe5、 TiNiSn、 PbTe、 Bi2Te3、 TiN、 ZrN、 HfN、 VN、 NbN、 TaN、 TiC、 ZrC、 HfC、 VC、 NbC、 TaC、 TiB2、 ZrB2、 HfB2、 VB2、 NbB2、 TaB2、 Cr3C2、 Mo2C、 WC、 CrB2、 Mo2B5、 W2B5、 TiAlN、 TaSiN、 TiCN、 SiC、 B4C、 WSi(x)、 MoSiz等。
PCRAM存储器阵列可采用若干不同形式，其每一者适于与上文所描述的底部电极 盖配置PCRAM单元一起使用。PCRAM存储器阵列的实例包括PCRAM单元(每一者 包含一存取晶体管(金属氧化物半导体场效晶体管(MOSFET))或双极晶体管)以及 一个PCRAM单元，换句话说，1T1C配置)的阵列。通过将PCRAM单元的GST复位 到非晶状态(高电阻)或将所述单元设置为结晶状态(低电阻)，可在高状态与低状态 之间切换所述单元的电阻。设置电流和复位电流两者是通过存取晶体管提供的。图9中 展示此类型的PCRAM阵列的一部分的实例。通过选择单元的相应字线和单元选择线而 选择所述单元。可将位线系接到共同电压源，或个别地选择位线。为了复位单元，在单 元的字线接通时将较大的短脉冲施加到相应的单元选择线。复位电流流过选定存储器元 件且将单元复位。为了设置单元，将较小的但较长的脉冲施加到单元选择线，以将存储 器元件加热到高于其结晶温度但低于其熔点。为了读取单元，将小于非晶相变材料的阈 值切换电压的电压施加到单元选择线。
另一 PCRAM存储器阵列使用大块的相变材料和顶部电极，且大体展示于图10中。 将共同电压施加到顶部电极以偏置所有存储器位。通过选择存储器元件的字线和位线而 选择所述存储器元件。
图11中展示又一 PCRAM存储器阵列。二极管存取的交叉点PCRAM阵列通过将存 储器元件的字线偏置为高且将未选定字线偏置为低，同时将所述存储器元件的选定位线 偏置为低且将未选定位线偏置为高，而选择所述存储器元件。仅连接到选定单元的二极 管被正向偏置。所有其它二极管被反向偏置或不具有克服其阈值电压的充分偏压，且除 了选定单元中之外没有电流流动。
PCRAM阵列可用于各种存储器装置中，且可耦合到处理器或存储器控制器，且可 形成电子系统的一部分，包括(但不限于)用于计算机、相机、便携式存储装置、数字 记录和重放装置、PDA等的存储器模块。
结论
10己描述了 PCRAM单元及其形成方法，其包括底部电极上的高电阻率盖以提供所述 单元的GST层的局部加热，从而防止非晶GST区与底部电极的顶部分离，并降低其编 程电流要求。
尽管己在本文中说明并描述了特定实施例，但所属领域的一般技术人员将了解，经 考虑以实现相同目的的任何布置可取代所展示的特定实施例。本申请案希望涵盖实施例 的任何调适或变化。因此，显然，希望本申请案仅受权利要求书及其等效物限制。
权利要求
1. 一种相变存储器单元，其包含底部电极，其具有第一材料的下部和第二材料的上部，所述第一材料具有大致比所述第二材料低的电阻率；相变材料，其位于所述底部电极的顶部上；以及顶部电极，其位于所述相变材料上。
2. 根据权利要求1所述的存储器单元，其中所述第二材料的深度是所述底部电极的总 深度的约2-20%。
3. 根据权利要求1所述的存储器单元，其中所述第一材料具有小于1毫欧姆.厘米的 电阻率。
4. 根据权利要求1所述的存储器单元，其中所述第二材料具有大于1毫欧姆.厘米的 电阻率。
5. 根据权利要求l所述的存储器单元，其中所述相变材料为硫族化物。
6. 根据权利要求l所述的存储器单元，其中所述相变材料为锗-锑-碲合金。
7. 根据权利要求1-6中任一权利要求所述的相变存储器单元，其中所述存储器单元是 布置在存储器装置中的存储器单元阵列中的多个存储器单元中的一者。
8. 根据权利要求1-6中任一权利要求所述的相变存储器单元，其中所述存储器单元是 布置在存储器装置中的存储器单元阵列中的多个存储器单元中的一者，所述存储器 装置操作地连接到电子系统中的处理器。
9. 一种形成相变存储器单元的方法，其包含形成底部电极，其具有拥有第一电阻率的第一材料的下部和拥有大致比所述第一 电阻率高的第二电阻率的第二材料的上部； 在所述底部电极上方形成相变材料；以及 在所述相变材料上形成顶部电极。
10. 根据权利要求9所述的方法，其中形成底部电极包含形成具有小于1毫欧姆.厘 米的电阻率的第一材料的下部。
11. 根据权利要求9所述的方法，其中形成底部电极包含形成具有大于1毫欧姆.厘 米的电阻率的第二材料的上部。
12. 根据权利要求9所述的方法，其中形成所述底部电极进一步包含沉积由电介质围绕的所述第一材料的插塞和覆层；移除所述覆层并在所述插塞中形成凹口 ；在所述凹口中以及所述电介质上沉积所述第二材料层；以及 移除所述电介质上的所述第二材料层。
13. 根据权利要求12所述的方法，其中使用化学机械平坦化和过度抛光来实现移除所 述覆层和形成凹口。
14. 根据权利要求12所述的方法，其中所述凹口为20纳米深或不足20纳米深。
15. 根据权利要求9所述的方法，其中形成所述底部电极进一步包含沉积由电介质围绕的所述第一材料的插塞和覆层；移除所述覆层并在所述插塞中形成凹口；在所述凹口中以及所述电介质上沉积所述第二材料层；以及使用硫族化物层来图案化所述第二材料层。
16. 根据权利要求9所述的方法，其中形成所述底部电极进一步包含沉积由电介质围绕的所述第一材料的插塞；以及 在所述第一材料中植入掺杂剂以形成所述第二材料。
17. 根据权利要求16所述的方法，其中所述第一材料是TiN且所述掺杂剂是Al。
18. 根据权利要求16所述的方法，其中所述第一材料是TiAl且所述掺杂剂是N。
19. 根据权利要求16所述的方法，其中所述第一材料是TaN且所述掺杂剂是N。
20. —种操作相变存储器单元的方法，其包含部分使用来自所述存储器单元的底部电极的加热来改变所述存储器单元的相变 材料的相位，其中来自底部电极的加热包含在所述底部电极与所述相变材料之间的界面处在所述底部电极的顶部中使用 电阻性加热进行加热。
21. 根据权利要求20所述的方法，其中加热进一步包含-提供由具有大致比所述底部电极的下部的电阻率高的电阻率的材料构成的底部电极盖，以便将所述盖加热得比所述下部热。
22. 根据权利要求20-21中任一权利要求所述的操作相变存储器单元的方法，其中改变 相位包含通过将电流施加到底部电极，并将电阻性加热集中在所述底部电极的上部中，而 在所述单元的相变材料的非晶状态与结晶状态之间切换。
23. 根据权利要求22所述的方法，其中集中电阻性加热包含使电流通过底部电极，所述底部电极具有拥有第一电阻率的第一材料的下部和拥有第二电阻率的第二材料的上部，所述第二电阻率大致比所述第一电阻率高<
全文摘要
一种PCRAM单元具有高电阻率底部电极盖以在所述单元与所述底部电极之间的界面附近提供部分加热，从而防止非晶GST区与所述底部电极分离，并降低编程电流要求。
文档编号G11C16/02GK101523505SQ200780037900
公开日2009年9月2日 申请日期2007年8月23日 优先权日2006年8月30日
发明者峻 刘 申请人:美光科技公司