专利名称：集成电路结构的制作方法
技术领域：
本实用新型涉及一种集成电路结构，尤其涉及一种包含有肖特基二极管的集成电路结构。
背景技术：
肖特基二极管(Schottky diode)是一种整流元件(rectifying device)，由一层轻掺杂半导体层与其上的金属层所组成。肖特基二极管作为功率整流元件，已经广泛地应用在电源供应器的开关、马达控制驱动、电信开关、工厂自动化、电子自动化等等许多高速电力开关。
然而，随着元件线宽的缩小，在集成电路的后段工艺中必须以填沟能力较好的钨金属来制作接触窗。肖特基二极管无法与此种钨金属接触窗的工艺相整合，而往往必须于另一片芯片上制作此肖特基二极管。这样一来，必须再进行设计、组装的步骤，才能将此肖特基二极管与具有内连线的集成电路相整合。这种作法不但会提高设计及组装的成本，对于元件的集成度(integrity)也会造成很大的影响。
此外，由于肖特基二极管是利用轻掺杂半导体层、其上的金属层，两者之间的功函数差来达到整流的目的，因此金属层必须采用电阻低的金属，否则将会导致肖特基二极管的效率下降，进而影响产品的整体电性。
实用新型内容有鉴于此，本实用新型的目的是提供一种集成电路结构，可以于同一个芯片上形成肖特基二极管与有源元件。
本实用新型的另一目的是提供一种集成电路结构，不但能够节省设计及组装的成本，还可以提高元件的集成度与产品的电性表现。
本实用新型提出一种集成电路结构，包括基底、接触窗与肖特基接触金属层。基底上已形成有重掺杂区与轻掺杂区。接触窗设置于重掺杂区上。肖特基接触金属层设置于轻掺杂区上，与基底构成肖特基二极管，其中，接触窗的材料与肖特基接触金属层的材料不同。
依照本实用新型的实施例所述的集成电路结构，上述集成电路结构还包括设置于接触窗上的导线，导线与接触窗电连接，且导线与肖特基接触金属层是以相同材料同时形成的。
依照本实用新型的实施例所述的集成电路结构，上述肖特基接触金属的材料包括铝、铜、钼、金、铂及其合金。
依照本实用新型的实施例所述的集成电路结构，上述接触窗的材料包括钨、铜、钼、金、铂及其合金。
依照本实用新型的实施例所述的集成电路结构，上述集成电路结构肖特基接触金属的侧壁，还包括设置有间隙壁，间隙壁与接触窗是以相同材料同时形成的。
依照本实用新型的实施例所述的集成电路结构，上述肖特基接触金属与基底之间还包括一层阻障层。
依照本实用新型的实施例所述的集成电路结构，上述阻障层的材料包括钛、氮化钛、钽及氮化钽。
本实用新型提出的集成电路结构，可以将肖特基二极管与接触窗整合在同一片芯片上，不但能够节省设计及组装成本，亦得以提高元件的集成度。此外，接触窗选用填沟能力佳的金属，肖特基二极管的肖特基接触金属选用电阻低的金属，更可以提高元件的电性，获得质量更好的集成电路结构。
为让本实用新型的上述和其它目的、特征和优点能更明显易懂，以下配合附图以及优选实施例，以更详细地说明本实用新型。
图1为本实用新型的实施例的集成电路结构的剖面示意图。
简单符号说明100基底101隔离结构103重掺杂区105轻掺杂区110介电层113接触孔
115开口120接触窗123、133阻障层130肖特基接触金属层135间隙壁140导线143缓冲层具体实施方式
图1为本实用新型的实施例的集成电路结构的剖面示意图。请参照图1，集成电路结构包括基底100、重掺杂区103、轻掺杂区105、接触窗120与肖特基接触金属层130。其中，重掺杂区103与轻掺杂区105设置于基底100中，其例如是通过隔离结构101而分隔开来的。重掺杂区103例如是掺杂有P型或N型掺杂物的掺杂区，重掺杂区103例如是一般逻辑元件如MOS元件或存储器元件中的源极、漏极，且重掺杂区103可以是设置于井区(未绘示)中。轻掺杂区103例如是配合基底100的导电型而有异，若基底100为P型基底，轻掺杂区103即为N型的轻掺杂区；若基底100为N型基底，轻掺杂区103则为P型的轻掺杂区。隔离结构101可以是场氧化层或是浅沟槽隔离结构。
基底100上可以设置有一层介电层110，介电层110的材料例如是氧化硅。介电层110中例如是设置有接触孔113与开口115，其中，接触孔113设置于重掺杂区103上；开口115设置于轻掺杂区105上，暴露出部分轻掺杂区105。接触孔113例如是暴露出重掺杂区103，或者也可以是暴露出重掺杂区103上的栅极(未绘示)，而非直接暴露出重掺杂区103。
接触窗120位于接触孔113中，接触窗120的材料例如是钨、铜、钼、金、铂及其合金。接触窗120与介电层110、重掺杂区103之间例如是设置有一层阻障层123，阻障层123的材料例如是钛、氮化钛、钽、氮化钽、氮化钨、氮化钛钨、镍、锌、氮化锌、铬或氮化铬等。阻障层123的设置可以提升接触窗120与介电层110、重掺杂区103之间的附着能力。
肖特基接触金属层130设置于轻掺杂区105上的开口115上，肖特基接触金属层130与下方的基底100形成一个肖特基二极管(Schottky Diode)。肖特基接触金属层130的材料与接触窗120的材料不同，其例如是铝、铜、钼、金、铂及其合金。在一实施例中，接触窗120的材料例如是钨，肖特基接触金属层130的材料例如是铝。
肖特基接触金属层130与介电层110、轻掺杂区105之间，亦即开口115内壁例如是设置有一层阻障层133。阻障层133的材料例如是钛、氮化钛、钽、氮化钽、氮化钨、氮化钛钨、镍、锌、氮化锌、铬或氮化铬等。阻障层133与阻障层123例如是以相同材料于同时形成的。
肖特基接触金属层130与介电层110侧壁之间还可以设置有间隙壁135。间隙壁135的材料例如是钨、铜、钼、金、铂及其合金，间隙壁135与接触窗120例如是以相同材料于同时形成的。
接触窗120上例如是设置有一条导线140，导线140与接触窗120电连接。导线140的材料例如是铝、铜、钼、金、铂及其合金，导线140与肖特基接触金属130例如是以相同材料于同时形成的。
导线140与介电层110之间，以及肖特基接触金属层130与介电层110、间隙壁135之间例如是设置有一层缓冲层143，用来避免接触窗120与导线140、肖特基接触金属层130之间产生交叉污染的问题。缓冲层143的材料例如是钛、氮化钛、钽、氮化钽、氮化钨、氮化钛钨、镍、锌、氮化锌、铬或氮化铬等。
上述集成电路结构的肖特基二极管与接触窗(及其下方的逻辑元件)是设置于同一片芯片上，可以大幅度地提高元件的集成度。此外，接触窗采用填沟能力佳的金属，肖特基接触金属层采用电阻低的金属，使得本实用新型的集成电路结构可以获得更好的电性表现。
虽然本实用新型以优选实施例揭露如上，然而其并非用以限定本实用新型，本领域的技术人员在不脱离本实用新型的精神和范围的前提下，可作些许的更动与润饰，因此本实用新型的保护范围应当以所附权利要求所界定者为准。
权利要求1.一种集成电路结构，其特征在于，包括基底，该基底上已形成有重掺杂区与轻掺杂区；接触窗，设置于该重掺杂区上；以及肖特基接触金属层，设置于该轻掺杂区上，与该基底构成肖特基二极管，其中，该接触窗的材料与该肖特基接触金属层的材料不同。
2.如权利要求1所述的集成电路结构，其特征在于，还包括导线，设置于该接触窗上，与该接触窗电连接，其中该导线与该肖特基接触金属层是以相同材料同时形成的。
3.如权利要求1所述的集成电路结构，其特征在于，该肖特基接触金属的材料包括铝、铜、钼、金、铂及其合金。
4.如权利要求1所述的集成电路结构，其特征在于，该接触窗的材料包括钨、铜、钼、金、铂及其合金。
5.如权利要求1所述的集成电路结构，其特征在于，还包括间隙壁，设置于该肖特基接触金属的侧壁，该间隙壁与该接触窗是以相同材料同时形成的。
6.如权利要求1所述的集成电路结构，其特征在于，该肖特基接触金属与该基底之间还包括阻障层。
7.如权利要求6所述的集成电路结构，其特征在于，该阻障层的材料包括钛、氮化钛、钽及氮化钽。
专利摘要一种集成电路结构，此结构包括基底、接触窗与肖特基接触金属层。基底上已形成有重掺杂区与轻掺杂区。接触窗设置于重掺杂区上，而肖特基接触金属层则设置于轻掺杂区上，与基底构成肖特基二极管。其中，接触窗的材料与肖特基接触金属层的材料不同。
文档编号H01L27/04GK2927322SQ20062011255
公开日2007年7月25日 申请日期2006年4月20日 优先权日2006年4月20日
发明者郑朝华 申请人:联华电子股份有限公司