专利名称：防止半导体器件中的铜脱层的制作方法
技术领域：
001本发明针对的是具有铜电学互连结构的半导体器件的制造。
背景技术：
002在集成电路半导体器件中越来越多地使用铜来制作电学互连。 然而，铜的这种使用在器件制作工艺中可能面临困难。例如，当铜被 蚀刻时，其可能在半导体器件上或者处理腔室中的其他地方重新沉积。 铜原子还容易扩散到含硅的电介质层中。由铜在不需要的位置上引起 的污染可以使集成电路的性能退化或破坏。
003减少与铜蚀刻和扩散相关的问题的现有方法是在沉积铜之前沉 积阻挡层。该阻挡层用来阻止铜原子迁移到半导体器件的其他元件中。 第一薄的铜层(种子层)首先沉积在扩散阻挡层上以便有助于铜到扩 散阻挡层的粘附。然后，接着在铜种子层上沉积第二较厚的铜层(导 电层)。
004在典型的半导体器件制造工艺中，层间或金属内绝缘层被沉积 到半导体晶片上并被图案化以形成连线、通路和沟槽开孔。然后，该
晶片由一种或多种光刻胶清除设备处理，接着转移到沉积阻挡层和种 子层的设备。 一般而言，扩散阻挡层和铜种子层是通过真空工艺比如 物理气相沉积(PVD)而沉积到该晶片上的。厚的铜导电层通过湿法工 艺比如电化学沉积(ECD)进行沉积。
005由于晶片清洗和阻挡层沉积在不同的设备上完成，因此在该晶 片被转移到沉积设备之前暴露在空气中一段时间。晶片清洗和种子层 沉积的机器运行时间的积压(backlog)和失配或者沉积设备故障可能 将这段时间延长到几小时甚至几天。当晶片的处理在延期后得以恢复 时，可能出现绝缘层或阻挡层从晶片上的脱离。
006因此，需要一种形成阻挡层的方法，其使脱层最少且能够适应 晶片清洗与阻挡层沉积之间的延迟。
发明内容
007本发明提供了一种制造半导体器件的方法，该方法包括在半导 体衬底上形成阻挡层。
008在所描述的示例性实施例中，开孔形成于处在衬底上的绝缘层 中从而露出下部铜层。在有热退火的情况下，该开孔和下部铜层被暴 露于无等离子体的还原气氛中。在暴露的开孔中以及暴露的下部铜层 上沉积阻挡层。
009在另一个实施例中，集成电路单元位于半导体晶片上而铜互连 形成在绝缘层中。此铜互连是通过以下步骤形成的形成开孔以露出 下部铜层，如上所述暴露该开孔和下部铜层，以及在暴露的开孔中和 暴露的下部铜层上沉积阻挡层。形成该铜互连还包含在阻挡层上形成 铜种子层并在该铜种子层上电化学沉积第二铜层。该铜互连与集成电 路单元相连接以提供电通信路径。
010图1-3说明了应用本发明的原理制造半导体器件的示例性方法 中的选定步骤的横截面图，该方法包括在半导体衬底上形成阻挡层； 以及
011图4-6说明了依据本发明的原理制造示例性集成电路的方法中 的选定步骤的横截面图。
具体实施例方式
012结合本发明，人们认识到来自空气或者来自晶片清洗的残留水
或碳氢化合物的分子污染物与绝缘层和下部铜层相互作用，所述下部
铜层通过在绝缘层上形成开孔而暴露出来。这些分子污染物在晶片清 洗与阻挡层沉积之间的扩展延迟时间内会被吸收进入绝缘层。分子污
染物还可以在扩展延迟期间与下部铜层相互作用，导致铜的氧化和羟 基化。此相互作用经确定在晶片的无源区比如不存在有源器件的划片 区中尤为强烈。人们进一步发现，划片区中的这些相互作用/反应往往 是脱层(delamination)的原因。
013人们认为与下部铜层上氧化铜或氢氧化铜的形成相关的体积膨
胀削弱了多层绝缘层的内部附着力。例如，包含氮化硅层的硬模层和 有机硅玻璃层之间的附着力可能被削弱。人们也认为在阻挡层沉积的 脱气步骤中对衬底的快速加热导致吸收进绝缘层比如氮化硅层和有机 硅玻璃层之间的分子污染物释放并蒸发出来。分子污染物在其快速加 热期间的气化削弱了多层绝缘层的内部附着力以及绝缘层与下部铜层 的附着力。
014本发明是基于对将半导体衬底的开孔和下部铜层暴露于无等离 子体还原气氛中并经受热退火的优点的认知。尽管本发明是在铜互连 中形成阻挡层的情况下讨论的，但本发明可以应用于需要保护以防止 绝缘层和阻挡层从铜表面分离的任何地方。
015图1说明了在位于衬底110上的绝缘层130中形成开孔120后， 设置于半导体器件衬底110上的铜电学互连100。该衬底110可以包含 用于制造集成电路的任何材料，例如硅晶片。在一些实施例中，绝缘 层130可以包含层间或金属内电介质材料。开孔120可以包含任何常 规互连100，该互连包括连线、通路或沟槽。例如，开孔120可以用常 规光刻和干法等离子蚀刻过程来形成。
016如图1进一步所示，形成开孔120会露出位于下部绝缘层145 中的下部铜层140。该下部铜层140可以包含上述常规互连类型中的任 何类型。分子污染物150比如衬底110上方空气中所含的氧气和水可 能与下部铜层140反应以形成氧化铜或氢氧化铜沉淀物155。氧化铜和 氢氧化铜沉淀物的形成由于某些阻挡层制造工艺所喜欢的高湿度环境
(例如，大约60%的湿度)而变得更加严重。
017还如图1所示，分子污染物150例如水或碳氢化合物可以被吸 收进绝缘层130中。在一些实施例中，例如当绝缘层130包含多孔的 低k电介质材料时，对分子污染物150的吸收可能是相当大的。当绝 缘层130包含有机硅玻璃(OSG)层160、氮化硅层165和正硅酸乙酯 沉积的氧化硅层170中的一种或多种时，就会出现这种情况。
018如上所指明的，分子污染物150可以来自衬底110上方的空气。 替代地，分子污染物150可以来自清洗残留物。在一些优选的实施例 中，在形成开孔120后但在沉积阻挡层前，光刻胶是通过等离子灰化 和湿法清洗中的一种或两种从衬底110去除的。在一些实施例中，等 离子灰化包括在200°C下将衬底110暴露于含有氧气和四氟化碳的等 离子体中，以便将光刻胶转化为挥发性的碳氧化物和水蒸气。分子污 染物150可以包含未被等离子灰化设备的真空系统去除的残留挥发性 碳氧化物和水蒸气。
019在其他实施例中，湿法清洗包括用水溶剂或有机溶剂清洗衬底 110，且更优选用含氟化物的溶剂来清洗衬底，且更优选用pH缓冲氟 化物去膜剂比如ACT NE-14 (Ashland Specialty Chemical Company, Dublin, OH)。分子污染物150可以包含残留溶剂。
020图2说明了在开孔120和下部铜层140暴露于无等离子体还原 气氛200进行热退火期间的铜互连100。术语"还原气氛"用来指代能 将氧化铜还原为金属铜的气体或气体组合。人们认为还原气氛200和 热退火协作以降低在阻挡层110沉积过程中脱层的发生率。
021还原气氛200将氧化的和羟基化的铜沉淀物155 (图1)转变 为单质铜，从而提高下部铜层140和绝缘层130之间的附着力。同时 发生的热退火加速了将氧化铜和氢氧化铜沉淀物155还原为金属铜的 速率。此外，伴随还原气氛200的流动的热退火有助于从绝缘层上解 吸附和清除分子污染物150 (图1)。例如，在有还原气氛200的流动 的情况下分子污染物150的清除速率要比在真空的情况下快。从绝缘 层130上去除分子污染物150因而提高了绝缘层130中的多层160、 165、170之间的附着力以及下部铜层140和绝缘层130之间的附着力。 从绝缘层130上去除诸如水的分子污染物150还有利地消除了促进氧 化铜和氢氧化铜沉淀物155形成在下部铜层140上的分子污染物150。
022还原气氛200和热退火应当在无等离子体环境中完成。等离子 体使绝缘层130致密，从而不期望地增大了绝缘层130的介电常数。 绝缘层130的介电常数的增大是不期望的因为这增加了 RC延迟，即有 源器件之间的信号传播时间。
023无等离子体还原气氛200的一些实施例包含还原气体，该还原 气体包含氢气(H2)、 一氧化碳或其组合。期望的是将无等离子体还原 气氛200中的氢气气体含量在体积上保持低于约5%以避免爆炸危险。 无等离子体还原气氛200的某些优选实施例包含氢气和用于平衡的惰 性气体。惰性气体可以包含稀有气体、氮气或本领域技术人员熟悉的
其他不反应、非易燃气体。 一些优选的无等离子体还原气氛200包含1 % — 5%的氢气和用于平衡的惰性气体。其他优选的无等离子体还原气 氛200包含大约4%的氢气和用于平衡的氩气。
024在某些有利的实施例中，热退火包括使衬底110的温度在约 150°C到约300°C的温度范围内保持约3分钟至约6分钟。更优选地， 衬底110保持在约150°C到约200°C的温度范围内。在其他优选实施 例中，热退火包括以小于约5°C每秒的速度增加衬底110的温度。低 速度的温度增长是有利的，因为这有助于从绝缘层130中去除分子污 染物150而不破坏该绝缘层。如上所示，结合本发明，人们认识到用 以去除分子污染物150的快速加热(例如，以大于8°C每秒的速度加 热)削弱了多层绝缘层160、 165、 170之间的内部附着力并且进一步 削弱了绝缘层130与下部铜层170之间的附着力。
025在一些优选实施例中，暴露于还原气氛200和热退火是在包含 压力约为2托的还原气氛的腔室内完成的。暴露于还原气氛200和热 退火可以在独立的腔室中或者在阻挡层工艺流程所用的相同腔室之一 中实现。为简化起见，在图2中省略了这些装置。例如，在某些情况 下，暴露于还原气氛200和热退火在和被用于等离子体灰化相同的腔 室中实现。在其他情况下，暴露是在与用于阻挡层沉积相同的物理气 相沉积集群(cluster)设备中实现。在物理气相沉积集群设备中的暴 露在一些情况下是优选的，因为这样使暴露于还原气氛200及热退火 与阻挡层沉积之间的延迟时间最小化。
026图3说明了在开孔120中和在下部铜层140上沉积阻挡层300 后的铜互连100。阻挡层300是在暴露于无等离子体还原气氛200及热 退火之后沉积的。优选的是在暴露后的预定时期内沉积阻挡层，所述 时期为72小时或更短且更优选为36小时或更短。如果暴露和阻挡层 沉积之间的延迟时间大于约36小时至约72小时，则存在腐蚀下部铜 层140或者湿气吸收到绝缘层130比如有机硅玻璃(OSG)层160和氮 化硅层165之间的风险。在这种情况下，希望的是在沉积阻挡层300 之前重复暴露于无等离子体还原气氛200及热退火的过程。例如，在 一些情况下，如果暴露和沉积阻挡层300之间的延迟时间大于约36小 时，则暴露于无等离子体还原气氛200被重复。开孔120可以多次暴
露于无等离子体还原气氛200并进行热退火，但更优选少于四次。
027在某些优选实施例中，阻挡层300包含钽、氮化钽或其组合。 优选地，阻挡层300的沉积在常规的铜种子层沉积设备中实现，所述 沉积设备例如化学气相沉积(CVD)、原子层沉积(ALD)或者更优选物 理气相沉积(PVD)设备。为简化起见，在图3中省略了这些装置。在 一些优选的实施例中，阻挡层300的物理气相沉积包括在有氮气的情 况下利用带正电的氩离子轰击钽耙。
028图3还描述了在阻挡层300上形成铜种子层310并在铜种子层 310上电化学沉积第二铜层320之后的铜互连100。显示的是在对衬底 110平坦化以去除位于开孔120之外的阻挡层300、铜种子层310和第 二铜层320的部分之后的铜互连100。平坦化可以通过任何常规工艺比 如化学机械抛光来完成。
029任何常规程序都可以用来沉积铜种子层310和第二铜层320。 铜种子层310的沉积优选在与阻挡层300沉积所用的相同的PVD设备 中完成。电化学沉积优选在包含用于电化学沉积铜的电解槽(bath) 的设备中完成。常规材料可以用于电化学沉积电解槽中，例如水中的 硫酸和硫酸铜。
030图4-6说明了制造集成电路400的示例性方法。上述实施例中 的任何实施例都可以应用于这一制造集成电路400的方法中。
031图4说明了在半导体衬底410上形成有源电路元件405后的集 成电路400。当然，任何数量的包含常规晶体管比如金属-氧化物-硅
(MOS)晶体管的有源器件都可以形成于半导体衬底410之上或之中。 有源器件405可以包括常规集成电路部件，例如像掺杂区415、源/漏 区420、 422和栅结构425的MOS部件。
032图4还描述了在有源元件405上形成一个或多个绝缘层430、 432、 434后的集成电路400。这些绝缘层430、 432、 434包含任何常 规材料，这些材料包括OSG、氮化硅、氧化硅及其多层组合。本领域的 技术人员应该熟悉形成绝缘层430、 432、 434的常规方法，例如CVD 或旋涂方法。
033图4进一步描述了在形成穿过绝缘层430并与有源器件405相 接触的一个或多个通路440后的集成电路400。通路440的一些优选实 施例包含钨、钛或其组合。该通路440可以利用诸如CVD或PVD的常 规技术来形成。形成通路440的其他材料和方法对本领域的技术人员 而言也是显然的。
034图4还示出了形成于绝缘层之一 432中并与通路440相接触的 铜层450。该铜层450包含任何常规的互连结构，例如连线、通路或沟 槽。此铜层450可以通过上述铜沉积工艺中的任何工艺来形成，包括 PVD和ECD以及其他常规工艺。
035图5示出了在绝缘层之一 434中形成开孔500后的集成电路 400。如图5所示，形成开孔500会露出下部铜层450。利用常规光刻 和蚀刻技术，作为单一镶嵌(damascene)或双重镶嵌工艺的部分，可 以形成开孔500。作为在一个或多个绝缘层434中形成铜互连510的部 分，形成开孔500。与铜层450类似，铜互连510包含任何常规的互连 结构，包括连线、通路和沟槽。
036图6说明了将开孔500和下部铜层450暴露于无等离子体还原 气氛进行热退火之后的集成电路400。上述还原气氛和热退火中的任一 种都可以采用。图6还描述了在暴露的开孔500中和在暴露的下部铜 层450上沉积阻挡层600之后的集成电路400。
037另外，图6描述了在阻挡层600上形成铜种子层610和在该铜 种子层610上电化学沉积第二铜层620。铜互连510从而与有源器件 405相连接。本发明涉及的技术人员容易明白该方法可以进一步延伸以 形成位于铜互连510 240上的任意数量的额外互连，并且要明白如何 连接那些互连与有源器件405或其他有源器件以形成可工作的集成电 路400。
038在本发明涉及的领域中的技术人员要明白可以对所述实施例进 行各种添加、删减、替换以及其他修改，而不偏离本发明最广泛形式 的范围。
权利要求
1.一种制造半导体器件的方法，其包括在半导体衬底上的绝缘层中形成开孔，从而露出下部铜层；将所述开孔和所述下部铜层暴露于无等离子体还原气氛中进行热退火；以及将阻挡层沉积在所述暴露的开孔中及所述暴露的下部铜层上。
2. 根据权利要求1所述的方法，其中所述无等离子体还原气氛包 含还原气体，所述还原气体包括氢气、 一氧化碳或其混合物。
3. 根据权利要求1所述的方法，其中所述热退火包括将所述衬底 的温度维持在约150°C至约300°C的温度范围内约3分钟至约6分钟。
4. 根据权利要求1所述的方法，其中所述热退火包括以小于约 5°C每秒的速度提高所述衬底的温度。
5. 根据权利要求1所述的方法，其中所述绝缘层包含有机硅玻璃 0SG、氮化硅、正硅酸乙酯TEOS或其组合中的一层或多层。
6. 根据权利要求1-5中任一项所述的方法，其中所述阻挡层包含 钽、氮化钽或其组合。
7. 根据权利要求6所述的方法，进一步包括在所述阻挡层上形成 铜种子层以及在所述铜种子层上电化学沉积第二铜层。
8. —种半导体器件，其包含 铜层，其位于半导体衬底上； 位于所述衬底上的绝缘层，其在所述铜层之上； 开孔，其形成于所述绝缘层中，露出下部铜层； 所述开孔和下部铜层暴露于无等离子体还原气氛中进行热退火；阻挡层，其沉积在所述暴露的开孔中和所述暴露的下部铜层上； 铜种子层，其形成于所述阻挡层上；以及 第二铜层，其形成于所述铜种子层上。
9.根据权利要求8所述的半导体器件，其中所述绝缘层包含有机 硅玻璃0SG、氮化硅、正硅酸乙酯TEOS或其组合中的单层或多层；且 其中所述阻挡层包含钜、氮化钽或其组合。
全文摘要
半导体器件包含形成于半导体衬底(110)上的阻挡层。开孔(120)形成于处在衬底上的绝缘层(130)中，从而露出下部铜层(140)。开孔和下部铜层被暴露于无等离子体还原气氛(200)中进行热退火。阻挡层被沉积到暴露的开孔中以及沉积到暴露的下部铜层上。
文档编号H01L21/44GK101199046SQ200680020988
公开日2008年6月11日 申请日期2006年6月13日 优先权日2005年6月13日
发明者K·J·泰勒, S·阿加尔瓦拉 申请人:德克萨斯仪器股份有限公司