专利名称：具有含源-漏扩展反掺杂的p-mos晶体管的半导体器件的制作方法
技术领域：
本发明主要涉及半导体器件，以及更具体而言，涉及具有源-漏 扩展反掺杂的半导体器件。
背景技术：
越来越需要更低功率的半导体器件以降低集成电路，诸如存储器 的功率要求。通常利用位单元实现存储器件，诸如SRAMS，位单元 性能是包括用于实现位单元的半导体技术的许多参数的函数。尤其 是，SRAM位单元功能性和性能取决于位单元的写裕量(write margin)。更高的写裕量能够使人们利用较低的电压改变位单元的状 态。较低的电压相应地导致由位单元和由此由使用位单元的存储器引 起的较低的功率损耗。然而，传统的存储器件要求较高的电压实施位 单元的状态改变，从而导致更高的功率损耗。
因此，对导致存储器件，诸如SRAMs的位单元的更高的写裕量 的改进的半导体器件有着需求。
通过实例说明了本发明，但本发明不受到附图的限制，在附图中 相同的参考表示相似的元件，以及其中
图1是具有n型阱区和p型阱区且按照本发明的一个实施例的 工艺步骤的半导体器件的附图2是具有分别形成于n型阱区和p型阱区顶部上的栅极的且 按照本发明的一个实施例的工艺步骤的图l半导体器件的附图3是具有所形成的源-漏扩展区的且按照本发明的一个实施例
4的工艺步骤的图2半导体器件的附图4是在利用n型掺杂剂掺杂的n型阱区内的栅极的每一侧上具有源-漏扩展区的且按照本发明的一个实施例的工艺步骤的图3的半导体器件的附图5是具有分隔件、源和漏区且按照本发明的一个实施例的工艺步骤的图4的半导体器件的附图。
技术人员理解附图中的元件是为了说明上的简便和清楚，不必要按比例绘制。例如，可以相对于其他元件对附图中有些元件的尺寸进行扩大，以帮助理解本发明的实施例。
具体实施例方式
在一方面，提供了形成半导体器件的方法。本方法包括形成n型阱区。本发明进一步包括形成与位于n型阱区顶部上的半导体器件对应的栅极。本发明进一步包括利用p型掺杂剂在n型阱区内的栅极的每一侧上形成源-漏扩展区。本发明进一步包括利用n型掺杂剂在n型阱区内的栅极的每一侧上对源-漏扩展区进行掺杂，使得n型掺杂剂基本上被包括在源-漏扩展区内。本发明进一步包括形成与半导体器件对应的源和漏。
在另一方面，提供了包括n型阱区和与位于n型阱区顶部上的半导体器件对应的栅极的半导体器件。半导体器件可以进一步包括利
用p型掺杂剂形成的n型阱区内的栅极的每一侧上的源-漏扩展区，其中利用n型掺杂剂进一步对n型阱区内的栅极的每一侧上的源-漏扩展区进行掺杂，使得n型掺杂剂基本上被包括在源-漏扩展区内。半导体器件可以进一步包括与半导体器件对应的源和漏。
仍旧在另一方面，提供了包括p型阱区和与位于p型阱区顶部上的半导体器件对应的栅极的半导体器件。半导体器件可以进一步包
括利用n型掺杂剂形成的p型阱区内的栅极的每一侧上的源-漏扩展区，其中利用p型掺杂剂进一步对p型阱区内的栅极的每一侧上的源-漏扩展区进行掺杂，使得p型掺杂剂基本上被包括在源-漏扩展区内。
5半导体器件可以进一步包括与半导体器件对应的源和漏。
图1是具有n型阱区和p型阱区且按照本发明的一个实施例的 半导体器件的附图。利用半导体处理技术，诸如离子注入，在p型基 片内，可以形成n型阱区14和p型阱区16。可以通过能够充当浅槽 隔离的电介质18将n型阱区14和p型阱区16分隔开来。尽管图1 既显示了 n型也显示了 p型阱区，可以在没有p型阱区的情况下，实 现本发明的实施例。
图2是具有分别形成于n型阱区和p型阱区顶部上的栅极的且 按照本发明的一个实施例的工艺步骤的图l半导体器件的附图。接下 来，# 据半导体处理技术，可以在n型阱区14的顶部上形成栅极20 和电介质22。同时，可以在p型阱区16的顶部上形成另一栅极24 和电介质26。如果半导体器件不包括p型阱区，那么可以不形成栅极 24和电介质26。
图3是具有所形成的源-漏扩展区的且按照本发明的一个实施例 的工艺步骤的图2半导体器件的附图。接下来，可以在栅极20的每 一侧上形成源-漏扩展区，并且可以在栅极24的每一侧上形成另 一源-漏扩展区30。可以通过注入p型离子，诸如，硼、BF2、铟、镓和其 他适合的掺杂剂来形成源-漏扩展区28。在源-漏扩展区28的形成过 程中，可以通过光刻胶(未显示)覆盖p型阱区，可以通过注入n型离 子，诸如砷、磷、锑和其他适合的掺杂剂来形成源-漏扩展区30。在 源-漏扩展区30的形成过程中，可以通过光刻胶(未显示)覆盖n型阱 区。尽管未显示，可以在处理阶段进行环形注入(halo implantation )。
图4是具有位于n型阱区内的栅极的每一侧上的源-漏扩展区的 图3的半导体器件的附图，n型阱区利用按照本发明的一个实施例的 n型掺杂剂掺杂而成。接下来，如图4所示，可以利用n型掺杂剂对 n型阱区14内的源-漏扩展区28进行掺杂，使得n型掺杂剂基本上被 包围于源-漏扩展区中。在上述处理步骤中，可以利用光刻胶34覆盖 p型阱区。例如，可以利用与用于形成源-漏扩展区相同的掩模进行上 述步骤。N型掺杂剂增加源-漏扩展区内的净激活浓度，从而导致更高的源-漏扩展电阻。这反过来降低了半导体器件的电流，同时对半导体
器件的临界电压影响最小。因此，在被用作SRAM位单元中的载荷 器件时，上述较弱的器件导致对位单元进行写所需的较低的电压。
在一个实施例中，仅有集成电路中的某些被选择的半导体器件可 以用于该处理步骤。因此，例如，不可以利用n型掺杂剂作为上述处 理步骤的一部分对非选择的半导体器件进行掺杂。在一个实施例中， 所选的半导体器件可以涉及作为微处理器的一部分而形成的SRAM。 通过对作为SRAM的一部分的pMOS载荷器件选择性地掺杂，可以 在不影响包括微处理器的其他pMOS器件的情况下，提高SRAM的 写裕量。尤其是，可以降低改变SRAM状态所需的最低电压。可以 降低最低电压，这是由于降低了 pMOS器件的导通状态电流。然而， 上述处理步骤对其他pMOS器件参数，诸如临界电压、截止状态漏电 流以及叠加电容，影响最小。因此，这允许SRAM利用上述pMOS 器件进行其他操作，诸如通常情况下的读操作。
在一个实施例中，用作上述步骤一部分的n型掺杂剂可以是砷。 或者，可以使用磷、锑或类似的适当的掺杂剂。例如，n型掺杂剂的 注入能量可以位于1到6 keV范围。例如，n型掺杂剂的剂量可以位 于每平方厘米5el3个原子到每平方厘米lel4个原子范围。
图5是具有分隔件、源和漏区且按照本发明的一个实施例的图4 的半导体器件的附图。作为上述处理步骤的一部分，可以形成分隔件 36和38。另外，可以在n型阱区14内形成源40和漏42。此外，可 以在p型阱区16内形成源44和漏46。
尽管利用pMOS器件的示例性反掺杂(counter-doping)描述了 上述工艺和半导体器件，也可以利用类似的工艺对nMOS器件进行反 掺杂。反掺杂可以导致nMOS器件的导通状态电流的降低。可以利用 p型掺杂剂，诸如硼、BF2、铟、镓和其他适合的掺杂剂，对nMOS 器件的源-漏扩展区进行反掺杂。例如，p型掺杂剂的注入能量可以位 于1到6keV范围。例如，p型掺杂剂的剂量可以位于每平方厘米5e13 个原子到每平方厘米lel4个原子范围。较弱的nMOS器件可以提高
7采用较弱nMOS器件作为载荷器件的SRAM的写裕量。
结合具体实施例，已经对益处、其他优势和问题的解决方法进行 了描述。然而，益处、其他优势和问题的解决方法以及可以使任何益 处、其他优势和问题的解决方法发生或变得更加明显的任何元件，不 应当被理解成任何或全部请求保护的关键的、要求的或重要的特征或
元素。如此处所4吏用的，词"包括"、"由......构成"或其任—可变化，目
的是覆盖非排它性包含，使得包括元件列表的工艺、方法、物品或装 置不仅仅包括上述元件，而且可以包括没有特别列出的或为上述工 艺、方法、物品或装置所固有的其他元件。
权利要求
1. 一种制造半导体器件的方法，包括形成n型阱区；形成对应于n型阱区的顶部上的半导体器件的栅极；利用p型掺杂剂在n型阱区内的栅极的每一侧上形成源-漏扩展区；利用n型掺杂剂在n型阱区内的栅极的每一侧上对源-漏扩展区进行掺杂，使得n型掺杂剂基本上被包含在源-漏扩展区内；以及形成对应于该半导体器件的源和漏。
2. 权利要求l的方法，其中n型掺杂剂为砷。
3. 权利要求1的方法，其中n型掺杂剂的注入能量为1到6 keV范围。
4. 权利要求l的方法，其中n型掺杂剂的剂量在每平方厘米5e13 个原子到每平方厘米lel4个原子之间的范围内。
5. 权利要求l的方法，其中n型掺杂剂为磷和锑中至少一种。
6. 权利要求l的方法，其中利用n型掺杂步骤对n型阱区内的 栅极的每一侧上的源-漏扩展区进行掺杂是利用掩模执行的，该掩模用 于利用p型掺杂剂在n型阱区内的栅极的每一侧上形成源-漏扩展区。
7. —种半导体器件，包括 n型阱区；对应于形成在n型阱区的顶部上的半导体器件的栅极； 利用p型掺杂剂在n型阱区内的栅极的每一侧上形成的源-漏扩 展区，其中利用n型掺杂剂进一步对n型阱区内的栅极的每一侧上的 源-漏扩展区进行掺杂，使得n型掺杂剂基本上被包含在源-漏扩展区 内；以及对应于该半导体器件的源和漏。
8. 包括权利要求7的半导体器件的SRAM。
9. 权利要求7的半导体器件，其中n型掺杂剂为砷。
10. 权利要求7的半导体器件，其中n型掺杂剂的注入能量位于 1到6 keV之间的范围内。
11. 权利要求7的半导体器件，其中n型掺杂剂的剂量在每平方 厘米5el3个原子到每平方厘米lel4个原子之间的范围内。
12. 权利要求7的半导体器件，其中n型掺杂剂为磷和锑中至少一种。
13. 半导体器件，包括 p型阱区；对应于形成在p型阱区的顶部上的半导体器件的栅极； 利用n型掺杂剂在p型阱区内的栅极的每一侧上形成的源-漏扩 展区，其中利用p型掺杂剂进一步对p型阱区内的栅极的每一侧上的 源-漏扩展区进行掺杂，使得p型掺杂剂基本上被包含在源-漏扩展区 内；以及对应于该半导体器件的源和漏。
14. 权利要求13的半导体器件，其中p型掺杂剂为硼。
15. 权利要求13的半导体器件，其中p型掺杂剂的注入能量位 于1到6keV之间的范围内。
16. 权利要求13的半导体器件，其中p型掺杂剂的剂量在每平 方厘米5el3个原子到每平方厘米lel4个原子之间的范围内。
17. 权利要求13的半导体器件，其中p型掺杂剂为BF2、铟和 镓中至少一种。
18. 包括权利要求13的半导体器件的SRAM。
全文摘要
一种形成半导体器件的方法。该方法包括形成n型阱区域(14)。该方法进一步包括形成与n型阱(14)区域顶部上的半导体器件对应的栅极(20)。该方法进一步包括利用p型掺杂在栅极(20)的每个侧面上形成在源-漏扩展区(28)。该方法进一步包括利用n型掺杂(32)在n型阱区域内的每个侧面上的源-漏扩展区进行掺杂，使得n型掺杂(32)基本上被包含在源-漏扩展区内。该方法进一步包括形成与半导体器件对应的源(40)和漏(42)。
文档编号H01L29/772GK101501860SQ200680032757
公开日2009年8月5日 申请日期2006年8月29日 优先权日2005年9月9日
发明者J·D·伯纳特, S·高克特派利 申请人:飞思卡尔半导体公司