提高轻掺杂漏极注入位置准确性的方法
【专利摘要】本发明公开了一种提高轻掺杂漏极注入位置准确性的方法，包括下列步骤：在晶圆上淀积多晶硅；在所述多晶硅上涂覆光刻胶，使用第一光刻掩膜版进行曝光和显影后对所述多晶硅进行刻蚀，形成第一栅极；对所述晶圆进行第一器件区的轻掺杂漏极离子注入；去除所述光刻胶。本发明高压器件区栅极和高压器件区的LDD注入图形之间不会产生相对偏移，因此提高了轻掺杂漏极注入位置的准确性。
【专利说明】提高轻掺杂漏极注入位置准确性的方法
【技术领域】
[0001]本发明涉及半导体器件的制造方法，特别是涉及一种提高轻掺杂漏极注入位置准确性的方法。
【背景技术】
[0002]传统逻辑器件的低压器件区的轻掺杂漏极(LV LDD)离子注入一般是在多晶硅栅极形成之后进行，借助多晶硅(POLY)刻蚀后的图形的阻挡效应，将导电粒子注入到没有多晶硅阻挡的有源区(即源漏区域)，有多晶硅的地方导电粒子被多晶硅挡住，不会注入到下面的硅衬底里。
[0003]但是对于高压器件区，需要进行高压轻掺杂漏极(HV LDD)的注入，注入能量很大，可以穿透多晶硅，因此一般在通过光刻定义出HV LDD的注入区域之后，再形成多晶硅栅极。
[0004]由于HV LDD的注入区域的定义是通过HV LDD光刻来完成，这一光刻步骤首先要通过和已完成的有源区进行对准，来保证HV LDD注入区域的准确定义。而多晶硅刻蚀前的光刻步骤也是采用了相同的方式，需要和有源区进行对准。但是存在两个对准步骤可能使得偏移被放大，参见图1，器件包括衬底110、多晶硅栅120和高压低掺杂漏极130，其中多晶硅栅120和高压低掺杂漏极130以虚线框表示预期的正确位置，图1中高压低掺杂漏极130相对于正确位置向左偏移了一定距离，而多晶娃栅120又相对于正确位置向右偏移了一定距离(各自的偏移量都在允许的范围内)，两个相反的偏移的叠加就会造成高压低掺杂漏极130和多晶硅栅120之间形成较大的漂移，这样偏移的累加造成的较大偏移，会导致器件漏电。
【发明内容】
[0005]基于此，为了解决对准偏移导致的器件漏电问题，有必要提供一种提高轻掺杂漏极注入位置准确性的方法。
[0006]一种提高轻掺杂漏极注入位置准确性的方法，包括下列步骤:在晶圆上淀积多晶硅；在所述多晶硅上涂覆光刻胶，使用第一光刻掩膜版进行曝光和显影后对所述多晶硅进行刻蚀，形成第一栅极；对所述晶圆进行第一器件区的轻掺杂漏极离子注入；去除所述光刻胶。
[0007]在其中一个实施例中，所述去除光刻胶的步骤之后还包括下列步骤:再次于所述多晶硅上涂覆光刻胶；使用第二光刻掩膜版进行曝光和显影后对所述多晶硅进行刻蚀，形成第二栅极；对所述晶圆进行第二器件区的轻掺杂漏极离子注入；去除再次涂覆的光刻胶。
[0008]在其中一个实施例中，所述在晶圆上淀积多晶硅的步骤之前还包括在第一器件区形成第一栅极氧化层的步骤和在第二器件区形成第二栅极氧化层的步骤，所述第一栅极形成于所述第一器件区，所述第二栅极形成于所述第二器件区。
[0009]在其中一个实施例中，所述第一栅极氧化层的厚度大于400埃，所述第二栅极氧化层的厚度为20?40埃。
[0010]在其中一个实施例中，所述第一栅极氧化层的厚度为440埃，所述第二栅极氧化层的厚度为30埃。
[0011]在其中一个实施例中，所述对晶圆进行第一器件区的轻掺杂漏极离子注入的步骤中，磷的注入能量为320千电子伏±15%,硼的注入能量为150千电子伏±15%。
[0012]在其中一个实施例中，所述对晶圆进行第二器件区的轻掺杂漏极离子注入的步骤中，磷的注入能量为70千电子伏±15%,硼的注入能量为25千电子伏±15%。
[0013]上述提高轻掺杂漏极注入位置准确性的方法，高压器件区的LDD注入在高压器件区栅极的刻蚀之后，且不再对高压器件区的LDD注入区域单独进行光刻和刻蚀，而是和高压器件区栅极用一块光刻掩膜版一步形成，将高压器件区栅极光刻的光刻胶图形作为掩膜定义出HV LDD的区域。高压器件区栅极和高压器件区的LDD注入图形之间不会产生相对偏移，因此提高了轻掺杂漏极注入位置的准确性。
【专利附图】
【附图说明】
[0014]图1是HV LDD的注入区域和多晶硅栅产生方向相反的位置偏移的示意图；
[0015]图2是一实施例中提高轻掺杂漏极注入位置准确性的方法的流程图；
[0016]图3是另一实施例中提高轻掺杂漏极注入位置准确性的方法的流程图；
[0017]图4A?图4D是采用图3所示实施例进行制造时器件在制造过程中的剖视图。
【具体实施方式】
[0018]为使本发明的目的、特征和优点能够更为明显易懂，下面结合附图对本发明的【具体实施方式】做详细的说明。
[0019]图2是一实施例中提高轻掺杂漏极注入位置准确性的方法的流程图，包括下列步骤:
[0020]S10，在晶圆上淀积多晶硅。
[0021]在形成有高压器件区的栅氧化层和浅沟槽隔离(STI)结构的晶圆上淀积多晶硅。
[0022]S20，在多晶硅上涂覆光刻胶，使用第一光刻掩膜版进行曝光和显影后对多晶硅进行刻蚀，形成第一栅极。
[0023]涂覆光刻胶后，用高压器件区栅极的光刻掩膜版对光刻胶进行曝光和显影后对多晶硅进行刻蚀，形成高压器件区的栅极。
[0024]S30，对晶圆进行第一器件区的轻掺杂漏极离子注入。
[0025]进行高压器件区的HV LDD离子注入，不需要进行HV LDD注入的区域被光刻胶所阻挡，因此不会发生注入的离子穿透到硅衬底的问题。
[0026]S40，去除光刻胶。
[0027]上述提高轻掺杂漏极注入位置准确性的方法，高压器件区的LDD注入在高压器件区栅极的刻蚀之后，且不再对高压器件区的LDD注入区域单独进行光刻和刻蚀，而是和高压器件区栅极用一块光刻掩膜版一步形成，将高压器件区栅极光刻的光刻胶图形作为掩膜定义出HV LDD的区域。高压器件区栅极和高压器件区的LDD注入图形之间不会产生相对偏移，因此提高了轻掺杂漏极注入位置的准确性。
[0028]图3是另一实施例中提高轻掺杂漏极注入位置准确性的方法的流程图，其针对的是在一个芯片(die)上同时做高压器件和低压器件的情况，其在图2所示实施例的基础上进一步增加了一些步骤，具体阐述如下:
[0029]S9，在第一器件区形成第一栅极氧化层，在第二器件区形成第二栅极氧化层。
[0030]在高压器件区形成高压栅氧化层，低压器件区形成低压栅氧化层。由于高压器件区需要有很高的耐压，因此高压器件区的栅氧化层厚度大于400人，具体厚度还要根据器件的类型和要求进行调整设置；低压器件区的厚度则为20~40人。在本实施例中，高压器件区的栅氧化层厚度为440人,低压器件区的栅氧化层厚度为30人
[0031]在步骤59之后依次执行前续的310、520、530、540步骤。步骤SlO完成后晶圆的剖视图如图4A所示，包括衬底210、多晶硅层220、浅沟槽隔离240、第一栅极氧化层252及第二栅极氧化层254。第一栅极氧化层252和第二栅极氧化层254设于衬底表面，多晶硅层220形成于第一栅极氧化层252和第二栅极氧化层254表面，浅沟槽隔离240将高压器件区和低压器件区隔离开。步骤S30完成后晶圆的剖视图如图4B所示，通过步骤S30将高压器件区的LDD注入了第一栅极氧化层252下方、第一栅极222 (即高压栅极)两侧的衬底210内，形成高压器件区的轻掺杂漏极232 (HV LDD)。步骤S40中将光刻胶260去除，然后执行步骤S50。
[0032]S50，再次于多晶硅上涂覆光刻胶。
[0033]S60，使用第二光刻掩膜版进行曝光和显影后对多晶硅进行刻蚀，形成第二栅极。
[0034]用低压器件区栅极的光刻掩膜版对光刻胶进行曝光和显影后对多晶硅进行刻蚀，形成如图4C所示的结构，多晶硅在光刻胶270的保护下被蚀刻形成第二栅极224。
[0035]S70，对晶圆进行第二器件区的轻掺杂漏极离子注入。
[0036]进行低压器件区的LDD离子注入，形成图4D所示的结构。
[0037]S80，去除再次涂覆的光刻胶。
[0038]去除步骤S50中涂覆的光刻胶。
[0039]在其中一个实施例中，步骤S30的LDD注入，其中磷的注入能量为320keV± 15%，优选为320keV ;硼的注入能量为150keV±15%，优选为150keV。
[0040]在其中一个实施例中，步骤S70的LDD注入，其中磷的注入能量为70keV±15%，优选为70keV ;硼的注入能量为25keV±15%，优选为25keV。
[0041]以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
【权利要求】
1.一种提高轻掺杂漏极注入位置准确性的方法，包括下列步骤: 在晶圆上淀积多晶娃; 在所述多晶硅上涂覆光刻胶，使用第一光刻掩膜版进行曝光和显影后对所述多晶硅进行刻蚀，形成第一栅极； 对所述晶圆进行第一器件区的轻掺杂漏极离子注入； 去除所述光刻胶。
2.根据权利要求1所述的提高轻掺杂漏极注入位置准确性的方法，其特征在于，所述去除光刻胶的步骤之后还包括下列步骤: 再次于所述多晶硅上涂覆光刻胶； 使用第二光刻掩膜版进行曝光和显影后对所述多晶硅进行刻蚀，形成第二栅极； 对所述晶圆进行第二器件区的轻掺杂漏极离子注入； 去除再次涂覆的光刻胶。
3.根据权利要求1所述的提高轻掺杂漏极注入位置准确性的方法，其特征在于，所述在晶圆上淀积多晶硅的步骤之前还包括在第一器件区形成第一栅极氧化层的步骤和在第二器件区形成第二栅极氧化层的步骤，所述第一栅极形成于所述第一器件区，所述第二栅极形成于所述第二器件区。
4.根据权利要求3所述的提高轻掺杂漏极注入位置准确性的方法，其特征在于，所述第一栅极氧化层的厚度大于400埃，所述第二栅极氧化层的厚度为20?40埃。
5.根据权利要求4所述的提高轻掺杂漏极注入位置准确性的方法，其特征在于，所述第一栅极氧化层的厚度为440埃，所述第二栅极氧化层的厚度为30埃。
6.根据权利要求1所述的提高轻掺杂漏极注入位置准确性的方法，其特征在于，所述对晶圆进行第一器件区的轻掺杂漏极离子注入的步骤中，磷的注入能量为320千电子伏±15%,硼的注入能量为150千电子伏±15%。
7.根据权利要求2所述的提高轻掺杂漏极注入位置准确性的方法，其特征在于，所述对晶圆进行第二器件区的轻掺杂漏极离子注入的步骤中，磷的注入能量为70千电子伏±15%,硼的注入能量为25千电子伏±15%。
【文档编号】H01L21/8234GK104078338SQ201310108536
【公开日】2014年10月1日 申请日期:2013年3月29日 优先权日:2013年3月29日
【发明者】李健 申请人:无锡华润上华科技有限公司