专利名称：熔断后不会造成非线性电流的反熔丝及存储单元的制作方法
技术领域：
本发明涉及一种反熔丝，尤指 一种熔断后不会造成非线性电流的反熔丝。
背景技术：
反熔丝(anti-ftise)相对于熔丝是一种在熔断后两端短路的元件。 一般 反熔丝的两端是通过氧化硅的类的绝缘层加以隔开，在断开状态中，反熔丝 的两端之间具有很高的电阻值，通过施加高电压来击穿绝缘层使得反熔丝的 两端形成短路，约为5-25K欧姆的低电阻值，因此反熔丝很适合应用于编程 存储器中。使用反熔丝的编程存储器由于具有一次式编程(One-Time Programming, OTP )的特性，可在保密性上提供4交佳的保护。目前常用的反 熔丝是利用互补型金属氧化半导体(Complementary Metal Oxide Semiconductor, CMOS )晶体管的结构，将p型晶体管或n型晶体管的源极 与漏极短路作为反熔丝的一端，反熔丝的另一端为晶体管的栅极，通过晶体 管的栅极氧化层隔绝反熔丝的两端。 一般作为反熔丝的晶体管的栅极氧化层 厚度小于操作电路中的晶体管的栅极氧化层厚，编程时施加约7伏特的跨压 于反熔丝的两端，使晶体管的栅极氧化层受损，也就是将反熔丝熔断形成短 路。请参考图1，图1为先前技术使用n型晶体管作为反熔丝12的一次式编 程存储器的存储单元IO的示意图。 一次式编程存储器的存储单元10包含反 熔丝12、 p型晶体管14以及n型晶体管16。反熔丝12由源极与漏极短路的 n型晶体管所形成，反熔丝12的第一端为该n型晶体管的栅极，反熔丝12 的第二端为该n型晶体管的短路的源极与漏极。p型晶体管14的漏极以及n 型晶体管16的漏极皆耦接于反熔丝12的第一端，反熔丝12的第二端耦接 于接地端GND, p型晶体管14的源极输入编程电压VPH, n型晶体管16的 源极输入低电压VL。 p型晶体管14以及n型晶体管16的运作类似于反相 器，存储单元10于编程时，p型晶体管14以及n型晶体管16的栅极接收低电平信号，则p型晶体管14开启，n型晶体管16关闭，编程电压VPH由反 炫丝12的第一端输入，使反熔丝12的氧化层崩溃。相对的，存储单元10 的非编程操作，p型晶体管14以及n型晶体管16的栅极接收高电平信号， 则p型晶体管14关闭，n型晶体管16开启，反熔丝12的第一端输入低电压 VL,所以反熔丝12不会被熔断。请参考图2,图2为先前技术使用p型晶体管作为反熔丝18的一次式编 程存储器的存储单元20的示意图。反熔丝18的第一端为该p型晶体管的栅 极，反熔丝18的第二端为该p型晶体管的短路的源极与漏极。p型晶体管 14的漏极以及n型晶体管16的漏极皆耦接于反熔丝18的第一端，反熔丝 18的第二端输入编程电压VPH， p型晶体管14的源极输入高电压VH， n 型晶体管16的源极输入低电压VL。存储单元20于编程时，p型晶体管14 以及n型晶体管16的栅极接收该高电平信号，则p型晶体管14关闭，n型 晶体管16开启，低电压VL由反熔丝18的第一端输入，反熔丝18的两端 电压差将使栅极氧化层崩溃。相对的，存储单元20的非编程操作，p型晶体 管14以及n型晶体管16的栅极接收该低电平信号，则p型晶体管14开启， n型晶体管16关闭，高电压VH由反熔丝18的第一端输入，所以反熔丝18 不会被熔断。请参考图3,图3为图1的n型晶体管的反熔丝12的截面图。反熔丝 12包含p型基底21、两个n+掺杂区22、介电层23、传导层24、绝缘层25 以及导线26。反熔丝12的第一端为传导层24,反熔丝的第二端为导线26， 导线26耦接两个n+掺杂区22。当反熔丝12被编程时，反熔丝12的两端受 到很大的电压差，使介电层23崩溃，也就是介电层23会被编程电压击穿而 具有小孔，降低介电层23的电阻值，此时反熔丝12的第一端与第二端形成 短路，编程后的反熔丝12大约为5-25K欧姆的低电阻值。编程电压在介电 层23上击穿的小孔，可能位于邻近两个n+掺杂区22的位置，也可能位于 两个n+掺杂区22之间，当该小孔的位置邻近于n+掺杂区22,电流很容易 在传导层24与n+掺杂区22之间流动，但若是该小孔的位置在两个n+掺杂 区22之间，电流必须经过p型基底21才能够在传导层24与n+掺杂区22 之间流动，但是n+掺杂区22与p型基底21之间为p/n结，会造成非线性电 流。反熔丝12两端之间的p/n结就好比熔丝未被完全熔断，而仍有电流可通 过，会造成不良的影响，对于一次式编程存储器而言，反熔丝12被熔断后的非线性电流会使得一次式编程存储器的感测电^各不能正确地侦测存储单 元10是否被编程。此外，在图2中，使用p型晶体管作为反熔丝18也会有 相同的情形发生，编程后若击穿介电层的小孔位在两个p+掺杂区之间，电流必须经过n型基底才能够在传导层与p+掺杂区之间流动，p+掺杂区与n 型基底也会形成p/n结，造成反熔丝18被熔断后的非线性电流。综上所述，先前技术使用互补型金属氧化物半导体晶体管作为反熔丝的 一次式编程存储器的存储单元，具有较佳的保密性。在一次式编程存储器的 存储单元中，利用p型晶体管或n型晶体管的源极与漏极短路作为反熔丝， 以及一对互补型晶体管作控制，编程时，施加高电压将晶体管的栅极氧化层 击穿使反熔丝两端短路。然而，编程电压将晶体管的栅极氧化层击穿形成的 小孔，有时候会邻近于晶体管的源极或漏极，有时候则会位于晶体管的源极 与漏极之间。当小孔位于晶体管的源极与漏极之间时，晶体管的栅极与基底 便形成p/n结。p/n结会造成反熔丝被熔断后的非线性电流，而非线性电流 会使得一次式编程存储器的感测电路不能正确地侦测存储单元是否被编程， 对于一次式编程存4诸器的可靠性有很大的影响。发明内容本发明提供一种熔断后不会造成非线性电流的反熔丝，包含基底；介电 层，形成于该基底上；传导层，形成于该介电层上； 一个第一掺杂区，形成 于该介电层下方的基底中；两个第二掺杂区，形成于该基底中，位于该第一 掺杂区的两侧，该两个第二掺杂区之上方未被该介电层覆盖；以及导线，耦 接该两个第二掺杂区。本发明另提供一种使用反熔丝的一次式编程存储器的存储单元，包含反 炫丝，由具有掺杂载流子的沟道的晶体管形成，该晶体管的栅极为该反熔丝 的第一端，该晶体管的源极与漏极相耦接为该反熔丝的第二端；第一晶体管， 该第一晶体管的漏极耦接于该反熔丝的第一端；以及第二晶体管，该第二晶 体管的漏极耦接于该反熔丝的第 一端。
图1为先前技术使用n型晶体管作为反熔丝的一次式编程存储器的存储 单元的示意图。图2为先前技术使用p型晶体管作为反熔丝的一次式编程存储器的存储 单元的示意图。图3为图1的n型晶体管的反熔丝的截面图。 图4为本发明第一实施例的反熔丝的截面图。 图5本发明第二实施例的反熔丝的截面图。图6为本发明第三实施例的一次式编程存储器的存储单元的示意图。 图7为本发明第四实施例的一次式编程存储器的存储单元的示意图。 附图标记说明10存卞者单元12反熔丝14p型晶体管16n型晶体管18反熔丝20存4渚单元21p型基底22n+4参杂区23介电层24传导层25绝缘层26导线30反熔丝31n型基底32p+4参杂区33介电层34传导层35绝缘层36导线37p型沟道40反溶丝41p型基底42n+4参杂区43介电层44传导层45绝缘层46导线47n型沟道50存储单元52p型晶体管54n型晶体管60存储单元具体实施方式
请参考图4，图4为本发明第一实施例的反熔丝30的截面图。反熔丝 30包含n型基底31、两个p+掺杂区32、 p型沟道37、介电层33、传导层 34、绝缘层35以及导线36。两个p+掺杂区32以及p型沟道37由n型基底 31上方注入，形成于n型基底31中。介电层33为二氧化硅，形成于n型基 底31上，用来隔绝n型基底31与传导层34。传导层34为多晶硅，形成于介电层33上。绝缘层35为二氧化硅，用来隔绝传导层34与导线36。导线 36为金属线，透过接触窗与两个p+掺杂区32耦接。反熔丝30的第一端为 传导层34，反熔丝30的第二端为导线36,导线36耦接两个p+掺杂区32。 p型沟道37为半导体工艺中在两个p+掺杂区32之间的n型基底31中掺杂 浓度较低的p型载流子，由n型基底31上方注入，p型沟道37的深度小于 两个p+掺杂区32的深度，在不施加电压的状态下，p型沟道37仍然存在。 当反熔丝30被编程时，编程电压由反熔丝30的第一端输入，反熔丝30的 两端受到很大的电压差，使介电层33崩溃，也就是介电层33会被编程电压 击穿而具有小孔，如此电流可经由被编程电压击穿的小孔通过介电层33，此 时反熔丝30的第一端与第二端形成短路。编程电压在介电层33上击穿的小 孔，可能位于邻近两个p+掺杂区32的位置，也可能位于两个p+掺杂区32 之间。当小孔的位置邻近于p+掺杂区32时，电流可直接在传导层34与p+ 掺杂区32之间流动；当该小孔的位置在两个n+掺杂区32之间时，电流可 透过p型沟道37在传导层34与p+掺杂区32之间流动。因此，不论编程电 压击穿介电层33的小孔位于介电层33的任何位置，电流都很容易在传导层 34.与n+掺杂区32之间流动。通过p型沟道37，反熔丝30被熔断后就不会 因为p+掺杂区32与n型基底31的p/n结而造成非线性电流。请参考图5,图5本发明第二实施例的反熔丝40的截面图。反熔丝40 包含p型基底41、两个n+掺杂区42、 n型沟道47、介电层43、传导层44、 绝缘层45以及导线46。第二实施例与第一实施例的不同处在于第一实施例 的反熔丝30中为p型沟道，第二实施例的反熔丝40中为n型沟道。反熔丝 40的第一端为传导层44,反熔丝的第二端为导线46，导线46耦接两个11+ 掺杂区42。 n型沟道47为半导体工艺中在两个n+掺杂区之间的p型基底41 中掺杂浓度较低的n型载流子，由p型基底41上方注入，n型沟道47的深 度小于两个n+掺杂区42的深度，在不施加电压的状态下，n型沟道47仍然 存在。当反熔丝40被编程时，编程电压由反熔丝40的第二端输入，反熔丝 40的两端受到很大的电压差，使介电层43崩溃，也就是介电层43会被编程 电压击穿而具有小孔，如此电流可经由被编程电压击穿的小孔通过介电层 43，此时反熔丝40的第一端与第二端形成短路。与第一实施例类似，编程 电压在介电层43上击穿的小孔，可能位于邻近两个n+掺杂区42的位置， 也可能位于两个n+掺杂区42之间，但由于n型沟道47的存在，不论编程电压击穿介电层42的小孔位于介电层43的任何位置，电流都很容易在传导 层44与n+掺杂区42之间流动。通过n型沟道47,反熔丝40被熔断后就不 会因为n+掺杂区42与p型基底41的p/n结而造成非线性电流。由第一实施 例以及第二实施例可知，具有掺杂载流子的沟道的反熔丝，不论是p型沟道 或n型沟道，反熔丝的第一端与第二端之间不会有p/n结的情形，因此反熔 丝被熔断后不会造成非线性电流。请参考图6,图6为本发明第三实施例的一次式编程存储器的存储单元 50的示意图。 一次式编程存储器的存储单元50包含p型晶体管52、 n型晶 体管54以及反熔丝40。反熔丝40由源极与漏极短路的n型晶体管所形成， 反熔丝40的第 一端为该n型晶体管的栅极，反熔丝40的第二端为该n型晶 体管的短路的源极与漏极，而在不施加电压的状态下，该n型晶体管的源极 与漏极之间具有n型沟道。此外，反熔丝40的栅极氧化层厚度小于p型晶 体管52以及n型晶体管54的栅极氧化层厚度，所以p型晶体管52以及n 型晶体管54较反熔丝40可承受更大的电压以及电流。p型晶体管52的漏极 以及n型晶体管54的漏极皆耦接于反熔丝40的第一端，反熔丝40的第二 端耦接于接地端GND, p型晶体管52的源极输入编程电压VPH,编程电压 VPH的大小约为4-7伏特，n型晶体管54的源;f及输入低电压VL。 p型晶体 管52以及n型晶体管54的运作类似于反相器，当p型晶体管52以及n型 晶体管54的栅极接收一高电平信号时，p型晶体管52关闭，n型晶体管54 开启，反熔丝40的第一端接输入低电压VL,反熔丝40两端的电压差很小， 所以反熔丝40不会被熔断；当存储单元50被编禾呈时，p型晶体管52以及n 型晶体管54的栅极接收低电平信号，p型晶体管52开启，n型晶体管54关 闭，编程电压VPH由反熔丝50的第一端输入，将反熔丝50熔断。反熔丝 50熔断的过程如第二实施例所述，编程电压VPH在介电层上击穿的小孔， 可能位于介电层的任何位置，但由于反熔丝40具有n型沟道，所以反熔丝 40被熔断后不会因为p/n结造成非线性电流，因此存储单元50可被正确地 编程。请参考图7，图7为本发明第四实施例的一次式编程存储器的存储单元 60的示意图。第四实施例与第三实施例的不同处在于第四实施例的反熔丝 30由一源极与漏极短路的p型晶体管所形成，反熔丝30的第一端为该p型 晶体管的栅极，反熔丝30的第二端为该p型晶体管的短路的源极与漏极，而在不施加电压的情况下，该p型晶体管的源极与漏极之间具有p型沟道。此外，反熔丝30的栅极氧化层厚度小于p型晶体管52以及n型晶体管54 的栅极氧化层厚度，所以p型晶体管52以及n型晶体管54较反熔丝30可 承受更大的电压以及电流。p型晶体管52的漏极以及n型晶体管54的漏极 皆耦接于反熔丝30的第一端，反熔丝30的第二端專俞入编程电压VPH，编程 电压VPH的大小约为4-7伏特，p型晶体管52的源极输入高电压VH, n型 晶体管54的源极输入低电压VL。 p型晶体管52以及n型晶体管54的运作 类似于反相器，当p型晶体管52以及n型晶体管54的栅极接收一低电平信 号时，p型晶体管52开启，n型晶体管54关闭，反熔丝30的第一端接输入 高电压VH,反熔丝30两端的电压差很小，所以反熔丝30不会被熔断；当 存储单元60被编程时，p型晶体管52以及n型晶体管54的栅极接收一高电 平信号，p型晶体管52关闭，n型晶体管54开启，编程电压VPH由反熔丝 30的第二端输入，将反熔丝30熔断。反熔丝30熔断的过程如第一实施例所 述，编程电压VPH在介电层上击穿的小孔，可能位于介电层的任何位置， 但由于反熔丝30具有p型沟道，所以反熔丝30 一皮熔断后不会因为p/n结造 成非线性电流，因此存储单元60可被正确地编,呈。由第三实施例以及第四 实施例可知，使用具有掺杂载流子的沟道的晶体管作为一次式编程存储器的 存储单元的反熔丝，不论是具有p型沟道的晶体管或具有n型沟道的晶体管， 在存储单元被编程之后，反熔丝不会有非线性电流，提高了一次式编程存储 器的可靠性。综上所述，本发明反熔丝被熔断后不会造成非线性电流，应用于一次式 编程存储器的存储单元，可提高一次式编程存储器的可靠性。本发明反熔丝 使用具有掺杂载流子的沟道的晶体管，将晶体管的二掺杂区以导线短路作为 反熔丝的一端，反熔丝的另一端为晶体管的栅极。本发明一次式编程存储器 的存储单元由互补型金属氧化物半导体晶体管组成，包含p型晶体管、n型 晶体管以及反熔丝。反熔丝为源极与漏极短路的晶体管，在不施加电压的情 况下，反熔丝的源极与漏极之间具有掺杂载流子的沟道，而反熔丝的栅极氧 化层厚度小于p型晶体管以及n型晶体管的栅极氧化层厚度。存储单元利用 p型晶体管以及n型晶体管施加编程电压将反熔丝熔断，编程电压将反熔丝 的栅极氧化层击穿使反熔丝两端短路。编程电压可能在反熔丝的栅极氧化层 的任何位置击穿形成小孔，但由于反熔丝具有掺杂载流子的沟道，所以不管编程电压击穿的小孔形成于反熔丝的栅极氧化层的任何位置，电流都很容易 在反熔丝的栅极与#^杂区之间流动，不会通过反熔丝的基底与掺杂区之间产 生的p/n结，所以反熔丝被熔断后不会造成非线性电流，如此存储单元可被 正确地编程。因此.应用本发明的反熔丝于一次式编程存储器的存储单元具 有高度的可靠性。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变 化与修饰，皆应属本发明的涵盖范围。
权利要求
1. 一种熔断后不会造成非线性电流的反熔丝，包含基底；介电层，形成于该基底上；传导层，形成于该介电层上；一个第一掺杂区，形成于该介电层下方的基底中；两个第二掺杂区，形成于该基底中，位于该第一掺杂区的两侧，该两个第二掺杂区之上方未被该介电层覆盖；以及导线，耦接该两个第二掺杂区。
2. 如权利要求1所述的反熔丝，其中该第一掺杂区由该基底表面注入， 具有第一深度，该第二掺杂区由该基底表面注入，具有大于该第一深度的第 二深度。
3. 如权利要求1所述的反熔丝，其中该第一掺杂区的浓度小于该第二 掺杂区的浓度。
4. 如权利要求1所述的反熔丝，其另包含绝缘层，覆盖于该基底以及 该传导层的表面，该导线通过接触窗耦接该两个第二掺杂区。
5. 如权利要求4所述的反熔丝，其中该绝缘层为二氧化硅。
6. 如权利要求1所述的反熔丝，其中该第一4參杂区以及该两个第二掺 杂区为n型掺杂区，该基底为p型基底。
7. 如权利要求1所述的反熔丝，其中该第一掺杂区以及该两个第二掺 杂区为p型掺杂区，该基底为n型基底。
8. 如权利要求1所述的反熔丝，其中该传导层为多晶硅。
9. 如权利要求1所述的反熔丝，其中该介电层为二氧化硅。
10. 如权利要求1所述的反熔丝，其中该导线为金属线。
11. 一种使用反熔丝的一次式编程存储器的存储单元，包含 反熔丝，由具有掺杂载流子的沟道的晶体管形成，该晶体管的栅极为该反熔丝的第一端，该晶体管的源极与漏极相耦接为该反熔丝的第二端； p型晶体管，该p型晶体管的漏极耦接于该反熔丝的第一端；以及 n型晶体管，该n型晶体管的漏极耦接于该反熔丝的第 一端。
12. 如权利要求11所述的存储单元，其中该反熔丝、该p型晶体管以及该n型晶体管为互补型金属氧化物半导体晶体管。
13. 如权利要求U所述的存储单元，其中该具有掺杂载流子的沟道的晶体管为具有掺杂p型载流子的沟道的晶体管。
14. 如权利要求13所述的存储单元，其中该反熔丝的第二端耦接于高 电压端。
15. 如权利要求11所述的存储单元，其中该具有摻杂载流子的沟道的 晶体管为具有掺杂n型载流子的沟道的晶体管。
16. 如权利要求15所述的存储单元，其中该反熔丝的第二端耦接于接 地端。
全文摘要
反熔丝由具有掺杂载流子的沟道的晶体管形成，熔断后不会造成非线性电流，可应用于一次式编程存储器的存储单元。一次式编程存储器使用p型晶体管以及n型晶体管对反熔丝进行编程。由于反熔丝具有掺杂载流子的沟道，因此在反熔丝被熔断后电流不会流经两个掺杂区与基底之间的p/n结而形成非线性电流，使得存储单元可被正确地编程。
文档编号H01L27/112GK101271881SQ20071008819
公开日2008年9月24日 申请日期2007年3月20日 优先权日2007年3月20日
发明者何仲仁, 张光晔, 许兴仁 申请人:联华电子股份有限公司