专利名称：一种使用缩颈外延获得低位错密度外延薄膜的方法
技术领域：
本发明属于半导体材料制备技术领域，特别涉及一种使用縮颈外延获得低位 错密度外延薄膜的方法。
技术背景将一些新材料用在CMOS器件或光电器件中，可以提高器件的性能。例如, 将锗、应变硅或应变锗作为新型沟道材料，可以减小沟道中载流子的有效质量， 进而增大其迁移率，是使MOSFETs适应晶体管尺寸按比例縮小的趋势的一个重 要方向；锗的禁带宽度较小，适合于制作光电器件。为了应用已有的传统CMOS 工艺，各种新材料需要制作在硅衬底上，这就带来了一系列问题。对于应变硅沟道，为了实现其中的应变，需要在沟道下方使用与硅的晶格常 数不同的材料。目前比较普遍的方法是使用弛豫的锗硅虚拟衬底，通过调节锗硅 衬底中的组分，控制沟道中的应变。但是，由于锗与硅的晶格常数相差4.2%， 在硅圆片h淀积锗硅时，最初两层结构间存在一定的应力，而当锗硅的厚度超过 关键厚度，或生长的环境超过一定温度后，应力被释放，锗硅与体硅之间存在的 晶格失配会给锗硅层带来粗糙的表面和高的位错密度。而在表面质量差的锗硅层 上继续生长的应变硅材料，也会存在较差的表面粗糙度和位错密度。其中，前者 会影响沟道中载流子的迁移率，后者则会使器件中存在较大的漏电流或降低光电 器件的效率，从而使该材料不能应用于器件。类似的，锗材料的生长由于与硅之间的晶格失配的存在，其质量也比较难以 控制，使用锗硅虚拟衬底可以改善这一状况。于是，与应变硅沟道的生长一样， 弛豫锗硅衬底中的位错密度是获得质量好的锗和应变锗薄膜的关键之一。目前，减小异质结构中的位错密度的方法之一是使用多个组分渐变的缓冲 层。例如，对于锗和硅的异质结构，引入多个锗含量逐渐升高的锗硅层，几个锗 硅层的组分可以是连续变化的，也可以是阶跃变化的。这种方法被证实可以使大 部分的位错终止在缓冲层中，从而很大程度地减小缓冲层上淀积的薄膜中的位错 密度。这个方法的缺点是，为了得到位错密度低的表面层薄膜，缓冲层的厚度要 求很厚， 一般硅上沉积锗需要的缓冲层的厚度约为10um。这样厚的结构成本较 高，并且和传统CMOS工艺的兼容性不好。另外一种方法是使用高温900。C退火时，对薄膜进行循环退火，可以使螺位 错滑动，当螺位错滑动到薄膜的边界或是两条位错线互相抵销时，薄膜中的位错 即被消除，更长的退火时间，或是更多的循环次数，可以减少剩余的位错，然而， 有报道的使用这种方法得到的最好结果不如使用渐变缓冲层的结果好，并且，多 步骤的高温退火，会为集成电路中已经形成的其他器件带来不利的影响。因此，需要一种新的方法来得到位错密度很低的异质薄膜，同时，其厚度和 热预算要尽可能的小，有实验证明，使用一步光刻和一步刻蚀的縮颈外延技术， 可以在体硅衬底上得到位错密度很低的锗；将类似方法应用于其他材料的生长上，可以使其内部的位错密度很低。 发明内容本发明的目的是提供一种使用縮颈外延获得低位错密度外延薄膜的方法，其 特征在于，该方法使用淀积、选择性外延和热氧化的制备方法制造低位错密度的锗硅衬底和高迁移率沟道，具体工艺如下 1)应变硅沟道的制备(1) 在(100)晶向硅衬底上使用超高温化学气相沉积UHVCVD沉积一层较 薄的、锗浓度较低的锗硅，以保证该层锗硅保持一定的应力，并有好的表面粗糙 度；(2) 氧化锗硅衬底，提高其中锗的浓度到较高的水平；(3) 在氧化后的锗硅衬底上热氧化生长厚的二氧化硅；(4) 在二氧化硅上沉积光刻出一系列孔的图形，保证孔的宽度小于二氧化 硅层厚度，在孔的位置将二氧化硅刻透，露出下面的锗硅层；(5) 在二氧化硅孔中选择性外延锗浓度较高的锗硅，该浓度与孔底部的锗 硅接近；(6) 选择性外延薄的的硅，以保持其中的应变。
2) 制备锗沟道(1) 在(100)晶向硅衬底上用UHVCVD淀积一层较薄的、锗浓度较低的(2) 锗硅，以保证该层锗硅保持一定的应力，并有好的表面粗糙度；(3) 氧化锗硅衬底，提高其中锗的浓度到较高的水平；(4) 在氧化后的锗硅衬底上热氧化生长厚的二氧化硅；(5) 在二氧化硅上淀积光刻出一系列孔的图形，保证孔的宽度小于二氧化 硅层厚度，在孔的位置将二氧化硅刻透，露出下面的锗硅层；(6) 在二氧化硅孔中选择性外延锗浓度较高的锗硅，该浓度与孔底部的锗 硅接近；(7) 选择性外延薄的锗。3) 应变锗沟道制备(1) 在(IOO)晶向硅衬底上使用UHVCVD淀积一层较薄的、锗浓度较低的 锗硅，以保证该层锗硅保持一定的应力，并有好的表面粗糙度；(2) 氧化锗硅衬底，提高其中锗的浓度至较高的水平；(3) 在氧化后的锗硅衬底上热氧化生长厚的二氧化硅；(4) 在二氧化硅上沉积光刻出一系列孔的图形，保证孔的宽度小于二氧化 硅层厚度，在孔的位置将二氧化硅刻透，露出下面的锗硅层；(5) 在二氧化硅孔中选择性外延锗浓度较高的锗硅，该浓度与孔底部的锗 硅接近；(6) 选择性外延很薄的锗，以保持其中的应变。 上述工艺过程可以简化，即可以省去氧化浓縮锗硅的步骤，在硅衬底上直接制作二氧化硅孔，然后在孔中选择性外延锗硅，只是这样要求的二氧化硅和锗硅 的厚度都要更大，其余步骤相同。本发明的有益效果是在硅衬底上直接淀积锗硅时，可以控制使其保持完全的 应变，从而有很好的表面粗糙度。将此锗硅层氧化后，得到了锗浓度提高的弛豫 锗硅，同时，其表面粗糙度没有明显的恶化。但是，氧化后的弛豫锗硅中存在的 位错线会影响到后面的薄膜的生长。于是，在二氧化硅孔中选择性外延同样组分
的锗硅，利用硅衬底上生长的锗硅的螺位错线的方向与(100)晶向硅圆片表面 成45。角的特点(由锗硅的晶体结构)，只要将二氧化硅孔的深宽比控制在大于l 的水平，就可以使这些位错最终终止在二氧化硅孔的侧壁上，从而表面的锗硅中 不存在位错。在这样的极低位错密度的锗硅表面，在精确的控制的条件下，淀积异质结构，可以得到很好的表面粗糙度和位错密度即粗糙度<10"奶，位错密度<104CW—2，可以满足器件的要求和工业界的标准。
图1是在锗硅衬底上生长应变硅沟道的截面示意图。图2是在锗硅衬底上生长锗沟道的截面示意图。图3是在锗硅衬底上生长应变锗沟道的截面示意图。图4是在硅衬底上使用縮颈方式直接外延锗的硅衬底上生长沟道材料的示意图。
具体实施方式
本发明提供一种使用縮颈外延获得低位错密度外延薄膜的方法。该方法使用 沉积、选择性外延和热氧化的制备方法制造出低位错密度的锗硅衬底和高迁移率沟道。图l一3分别为在锗硅衬底上生长应变硅、锗和应变锗沟道结构的截面示意图。这三种结构的制造过程是首先在硅圆片表面沉积一层锗含量较低的锗硅， 对该锗硅层进行氧化来提高其中锗的比例；在浓縮后的锗硅上生长厚的二氧化硅 层，光刻并刻蚀这层二氧化硅，得到一系列的孔结构，且孔的底部是锗硅层；在 二氧化硅孔中使用选择性外延的方法生长一层组分与下面的锗硅相同的锗硅，并 且这次生长的锗硅的厚度要大于孔的直径；最后在孔中的锗硅上选择性外延需要 的沟道材料，对应于图1一3，即分别为应变硅、锗和应变锗层。三张图中，二氧 化硅孔中的斜线代表锗硅层的螺位错，斜线与(100)晶向硅衬底之间的夹角为 45°。可以看出，二氧化硅壁阻止了锗硅中的螺位错扩展到锗硅层的上表面，从 而为沟道材料的生长提供了高质量的衬底。在此衬底上选择性外延硅或锗，目的
在于防止相邻孔之间的硅或锗膜在二氧化硅的上表面相接而形成新的缺陷。MOSFETs的后续结构制作在硅或锗的表面，这种方法同时也可以形成器件间的自然隔离。特别的，使用这种技术制造锗硅虚拟衬底，然后在该衬底上淀积应变硅、锗或应变锗膜，则既可以沿用传统CMOS工艺，又可以提高MOSFETs的沟道中载 流子的迁移率。这种方法的关键是制造縮颈和选择性外延。本发明主要使用淀积、 选择性外延和热氧化的制备方法。下面以45nm工艺下，制造低位错密度的锗硅 衬底和高迁移率沟道的过程为例，介绍縮颈外延异质薄膜的方法1) 应变硅沟道的制备(如图1所示)在(100)晶向硅衬底上使用UHVCVD方法淀积20 30nm厚的、锗浓度为30 40wt。/。的锗硅；氧化锗硅衬底，提高其中锗的浓度至50 60wt。/。； 在氧化后的锗硅衬底上热氧化生长200 300nm的二氧化硅； 在二氧化硅上光刻形成一系列出宽度为90nm的孔的图形，将孔中的二氧化硅全部刻蚀掉，直至露出下面的锗硅层；在二氧化硅孔中选择性外延生长锗浓度50 60wty。的锗硅； 在锗硅上选择性外延10 20nm厚的硅，以保持其中的应力。2) 制备锗沟道(如图2所示)在(100)晶向硅衬底上使用UHVCVD方法淀积20 30nm厚的、锗浓度为30 40wt。/。的锗硅；氧化锗硅衬底，提高其中锗的浓度至60 70wt。/。； 在氧化后的锗硅衬底上热氧化生长200 300nm的二氧化硅； 在二氧化硅上光刻形成一系列出宽度为90nm的孔的图形，将孔中的二氧化硅全部刻蚀掉，直至露出下面的锗硅层；在二氧化硅孔中选择性外延生长锗浓度60 70wt。/。的锗硅； 选择性外延10 20nm厚的锗。3) 应变锗沟道制备(如图3所示)
在(100)晶向硅衬底上使用UHVCVD方法沉积20 30nm厚的、锗浓度为 30 40wt。/。的锗硅；
氧化锗硅衬底，提高其中锗的浓度至60 70wt。/o; 在氧化后的锗硅衬底上热氧化生长200 300nm的二氧化硅； 在二氧化硅上光刻形成一系列出宽度为卯nm的孔的图形，将孔中的二氧化 硅全部刻蚀掉，直至露出下面的锗硅层；
在二氧化硅孔中选择性外延生长锗浓度60 70wt。/。的锗硅； 选择性外延5 10nm厚的应变锗，以保证其中的应力(如图4所示)。 在硅衬底上直接沉积锗硅时，可以控制使其保持完全的应变，从而有很好的 表面粗糙度。将此锗硅层氧化后，得到了锗浓度提高的弛豫锗硅，同时，其表面 粗糙度没有明显的恶化。但是，氧化后的弛豫锗硅中存在的位错线会影响到后面 的薄膜的生长。于是，在二氧化硅孔中选择性外延同样组分的锗硅，利用硅衬底 上生长的锗硅的螺位错线的方向与(100)晶向硅圆片表面成45。角的特点(由锗 硅的晶体结构决定)，只要将二氧化硅孔的深宽比控制在大于1的水平，就可以 使这些位错最终终止在二氧化硅孔的侧壁上，从而表面的锗硅中不存在位错。在 这样的极低位错密度的锗硅表面沉积异质结构，能得到很好的表面粗糙度和位错 密度，可以满足器件的要求。
另外，为了简化工艺过程，可以省去氧化浓縮锗硅的步骤，在硅衬底上直接 制作二氧化硅孔，然后在孔中选择性外延锗硅。下面列出该方法的主要步骤-在(100)晶向硅衬底上热氧化生长厚度为200 300nm的二氧化硅； 在二氧化硅上干法刻蚀出宽度为90nm的孔，并且让下面的锗硅层暴露在孔 的底部；
在孔中选择性外延锗浓度为50 70 wt。/。的锗硅； 在此锗硅衬底上选择性外延硅、锗或应变锗薄膜。
将此方法推广到其他异质材料的制造中，同样可以在硅圆片上得到极低位错 密度的薄膜，满足MOS器件或发光器件的要求。
权利要求
1.一种使用缩颈外延获得低位错密度外延薄膜的方法，其特征在于，该方法使用化学气相沉积、选择性外延和热氧化工艺制造低位错密度的锗硅衬底和高迁移率沟道，具体工艺如下1)应变硅沟道的制备在(100)晶向硅衬底上使用UHVCVD淀积一层较薄的、锗浓度较低的锗硅，以保证该层锗硅保持一定的应力，并有好的表面粗糙度；氧化锗硅衬底，提高其中锗的浓度到较高的水平；在氧化后的锗硅衬底上热氧化生长厚的二氧化硅；在二氧化硅上淀积光刻出一系列孔的图形，保证孔的宽度小于二氧化硅层厚度，在孔的位置将二氧化硅刻透，露出下面的锗硅层；在二氧化硅孔中选择性外延锗浓度较高的锗硅，该浓度与孔底部的锗硅接近；选择性外延薄的的硅，以保持其中的应变；2)制备锗沟道在(100)晶向硅衬底上使用UHVCVD沉积一层较薄的、锗浓度较低的锗硅，以保证该层锗硅保持一定的应力，并有好的表面粗糙度；氧化锗硅衬底，提高其中锗的浓度到较高的水平；在氧化后的锗硅衬底上热氧化生长厚的二氧化硅；在二氧化硅上淀积光刻出一系列孔的图形，保证孔的宽度小于二氧化硅层厚度，在孔的位置将二氧化硅刻透，露出下面的锗硅层；在二氧化硅孔中选择性外延锗浓度较高的锗硅，该浓度与孔底部的锗硅接近；选择性外延薄的锗；3)应变锗沟道制备在(100)晶向硅衬底上使用超高温化学气相沉积沉积一层较薄的、锗浓度较低的锗硅，以保证该层锗硅保持一定的应力，并有好的表面粗糙度；氧化锗硅衬底，提高其中锗的浓度至较高的水平；在氧化后的锗硅衬底上热氧化生长厚的二氧化硅；在二氧化硅上淀积光刻出一系列孔的图形，保证孔的宽度小于二氧化硅层厚度，在孔的位置将二氧化硅刻透，露出下面的锗硅层；在二氧化硅孔中选择性外延锗浓度较高的锗硅，该浓度与孔底部的锗硅接近；选择性外延很薄的锗，以保持其中的应变。
2. 根据权利要求1所述使用縮颈外延获得低位错密度外延薄膜的方法，其特 征在于，所述沉积为化学气相沉积和选择性外延。
3. 根据权利要求1所述使用缩颈外延获得低位错密度外延薄膜的方法，其特 征在于，所述刻蚀为干法刻蚀。
4. 根据权利要求1所述使用縮颈外延获得低位错密度外延薄膜的方法，其特 征在于，所述二氧化硅孔的深宽比大于l。
全文摘要
本发明公开了属于半导体材料制备技术领域的一种使用缩颈外延获得低位错密度外延薄膜的方法。该方法使用沉积、选择性外延和热氧化的制备方法制造出低位错密度的锗硅衬底和高迁移率沟道。可以在硅圆片上得到极低位错密度的薄膜，满足MOS器件或发光器件的要求。此方法推广到其他异质材料的制造中，同样可以在硅圆片上得到极低位错密度的薄膜。
文档编号H01L21/20GK101150054SQ20071017685
公开日2008年3月26日 申请日期2007年11月6日 优先权日2007年11月6日
发明者刘佳磊, 刘志弘, 洋 徐, 梁仁荣, 敬 王, 军 许, 硕 赵 申请人:清华大学