叠层电容器的制作方法

专利名称：叠层电容器的制作方法
技术领域：
本发明涉及大幅度降低等效串联电感(ESL)的叠层电容器，特别是 涉及作为去耦电容器器等所使用的叠层电容器。
背景技术：
近年，在供给LSI等的集成电路用的电源中，由于越来越向低电 压化发展，负荷电流在不断增大。因而，对于负荷电流的急剧变化，将电源电压的变动控制在容许 值内变得非常困难。因此，如图2所示，就在电源102上连接被称 为去耦电容器器的例如双端子结构的层叠陶资电容器器100。而且， 在负荷电流瞬态变动时，从该层叠陶瓷电容器器100向CPU等的 LSI104供给电流，做到抑制电源电压的变动。但是，伴随今天的CPU的工作频率的更加高频化，负荷电流的变 动变得更高速且更大，图2所示的层叠陶瓷电容器器100自身具有 的等效串联电感(ESL)已对电源电压的变动带来了大的影响。也就是说，在现在的层叠陶瓷电容器器100中，由于ESL高，伴 随负荷电流i的变动，与上述一样，电源电压V的变动很容易增大。这是由于负荷电流瞬态的电压变动由下式1近似表示，ESL的高 低关系到电源电压的变动的大小。而且，从该式1也可以说ESL的 降低关联到将电源电压稳定化。dV=ESL di/dt…式1式中，dV是瞬态的电压变动(V), di是电流变动量(A), dt是变动 时间(秒)。
作为谋求ESL降低的叠层电容器，已知的有特开2003-51423号 公报所示的叠层电容器。依据该叠层电容器，可以谋求寄生电感的 降低，从而可降低ESL。但是，人们要求ESL的进一步降低。作为使ESL进一步降低的叠层电容器，已知的有多端子叠层电容 器。在该多端子叠层电容器中，由于增多外部端子电极，可以实现 在一个内部导体层中方向不同的电流的流动。其结果，可以再降低 ESL。但是，在多端子电容器中，必需准备多个内部导体层的图形，外 部端子电极的数目增多，存在着所谓其制造成本增高的课题。在曰本专利实开平5-66951号公报中，提出了具有内层部的导体 层、在层叠方向上嵌入内层部的保护导体层2种图形的导体层的电 容器。但是，在实开平5-66951号公报中.，保护导体层是用来提高电 容耐湿性的，另外，由于端子电极只在电介质基体2个端面上形成， 达不到降低ESL的效果。本发明是鉴于这样的现状而完成的，其目的是提供一种不设置多 端子电极而能以低的制造成本大幅度降低ESL的电容器。发明内容为了达到上述目的，按照本发明的叠层电容器，具有 电介质基体，由多个电介质层层叠而形成，略呈长方体形状； 内层部，在上述电介质基体中，经过上述电介质层在层叠方向上使第1内层用导体层和第2外层用导体层重叠，交互层叠，形成电容器的内部电极电路；外层部，在上述电介质基体中，在上述第1内层用导体层和上述第2内层用导体层的层叠方向上，经过上述电介质层与上述内层部的两个端面中至少任何一个相邻，进行层叠，使得在第1外层用导体层和第2外层用导体层在层叠方向上不重叠；第l端子电极，在上述电介质基体侧面上，至少在与上述电介质 层层叠方向平行的第1侧面上形成，与上迷第1内层用导体层以及上述第1外层用导体层连接；第2端子电极，在上迷电介质基体的侧面上，至少在与上述第1 侧面相对的第2侧面上形成，与上述第2内层用导体层以及上述第2 外层用导体层连接，上述第1端子电极，跨越在上述第1侧面和与上述第1侧面相邻 的、平行于上述电介质层的上述层叠方向的第3和第4側面上而形 成，上述第2端子电极，跨越在上述第2侧面和与该第2侧面相邻的、 平行于上述第3和第4侧面上而形成。上述第1内层用导体层最好具有跨越在上述电介质基体的上述第 1侧面以及上述第3和第4侧面上而引出的、连接到上述第1端子电 极的第1引出部；上述第2内层用导体层具有，跨越在上述电介质基体的上述笫2 侧面以及上述第3和第4侧面上而引出的、连接到上述第2端子电 极的第2引出部。最好这样，上述第1外层用导体层具有跨越在上述第1侧面和 上述第3和第4侧面上而引出的、连接到上述第1端子电极的第3 引出部，上述第2外层用导体层具有，跨越在上述第2侧面和上述 第3和第4侧面上而引出的、连接到上述第2端子电极的第4引出 部。在本发明的叠层电容器中，在外层部，隔着电介质层在层叠方向 上，使第1外层用导体层和笫2外层用导体层层叠，但不重叠。因 而，当第1端子电极的电位高于第2端子电极高时，从第1端子电 极向第1外层用导体层进行电流分流，同时电流从第2外层用导体 层流向第2端子电极。另一方面，笫2端子电极的电位高于笫1端 子电极时，从第2端子电极向第2外层用导体层进行电流分流，同 时电流从第1外层用导体层流向第1端子电极。这样，无论在哪一
种的情况下，电流都从端子电，及流向导体层而分流，可以降低叠层电容器整体的ESL。就是说，第1外层用导体层和第2外层用导体 层，起并联的多个电感分量的作用，可以减轻叠层电容器整体的ESL。 另外，在本发明的叠层电容器中，第1端子电极跨越第1、笫3 和第4侧面的3个侧面而形成，第2端子电极跨越第2、第3和第4 侧面而形成。这样，通过在分别跨越在电介质基体的3个侧面而形成的各个端子电极上连接各外层用导体层，各端子电极和各外层用 导体层之间流过电流的流路截面面积增大。结果是，可以降低叠层电容器整体的ESL。就是说，用本发明的叠层电容器，可望大幅降低叠层电容器的 ESL，适用于作去耦电容器等，抑制电源电压的振动。若设在上述第3和第4侧面上，在与上述电介质层的上述层叠 方向垂直的方向上的上述第3引出部的宽度为W3,在上述第3和第4侧面上，在与上述电介质层的上述层叠方向垂 直的方向上的上述第4引出部的宽度为W4,在上述第3和第4侧面上，在与上述电介质层的上述层叠方向垂 直的方向上的上述第1端子电极的宽度为L3，在上述第3和第4侧面上，在与上述电介质层的上述层叠方向的 垂直的方向上的上述第2端子电^f及的宽度为L4，则最好 W3<L3,且W4〈L4。通过设置W3<L3且W4<L4,可以防止第1和第2外层用导体 层露出于第3和第4侧面。若设与上述电介质层的上述层叠方向垂直的方向上的上述笫3和 第4侧面的宽度设为W0，则最好0.15《W3層《0.45 ，且0.15《W4/W0 < 0.45 。若W3/W0及W4/W0过小，则从各端子电极向各外层用导体层 分流的电流变小，无法充分降低电容器的ESL。另外，若W3/W0及 W4/W0过大，则有各外层用导体层露出于电介质基体12的第3或第 4侧面，或者相向的第1和第2外层用导体层有相互接触之虞。因此， 通过将W3/W0及W4/W0设置在上述范围内，可以防止这些不适当 的情况发生，可以降低电容器的ESL。上述外层部最好含有多个上述第1外层用导体层或上述第2外层 用导体层。通过增加各外层用导体层的总数，可增大将电流从各端子电极向 外层用导体层分流的效果。结果是，可以增大降低电容器的ESL的 效果。在上述第1内层用导体层中，最好在沿着上述第1側面的位置上， 形成不与上述第1端子电极连"f妾的第1间隙图形。在上述第2内层 用导体层中，最好在沿着上述第2侧面的位置上，形成不与上述第2 端子电极连接的第2间隙图形。在本发明的叠层电容器中，对于第1内层用导体层的第1引出部 形成第1间隙图形。因此，第1引出部具有，在电介质基体中第1 纵向侧面和横向側面交叉处的两个角部，从第1内层用导体层的本 体部分引出的一对分岔引出图形。因此，在各第1内层用导体层中， 从各分盆引出图形的角部，分别形成向对角线的角部的电流流动， 这些流动在笫1内层用导体层的本体部分在同一面内交叉。结果是，在电流交叉处，产生磁场相互抵消的作用，与此同时叠 层电容器本身具有的寄生电感可以减小，产生降低等效串联电感的效果。另外，在各电介质基体内配置多个具有第1间隙图形的第1内层 用导体层和第2内层用导体层两种导体层，借此不仅可以提高静电 电容，而且进一步增大磁场相互抵消作用，较大幅度地减小电感， 进一步降低ESL。在上述第1外层用导体层中，也可在沿着上述第1侧面的位置上， 形成不与上述第1端子电极连4妾的第1外层用间隙图形。另外，在 上述第2外层用导体层中，也可在沿着上述第2侧面的位置上，形
成不与上述第2端子电极连接的第2外层用间隙图形。在与上述电介质层的上述层叠方向垂直的方向上的上述第1和第2侧面的宽度，大于在与上述电介质层的上述层叠方向垂直的方向上 的上述第3和第4侧面的宽度。就是说，在本发明中，第1端子电极和第2端子电极在纵向(第 1、 2侧面)形成。就是说，笫1端子电极和第2端子电极在横向(第1 和第2侧面相对的方向)相互面对。结果是，端子间距离(第1端子 电极和第2端子电极的距离)变短，电容器中电流的流路缩短，在这 点上也可望降低ESL。另外，由于沿着电介质基体的纵向的各侧面 形成第1端子电极和第2端子电极，即使在第1引出部上形成第1 间隙图形，也可充分确保各引出部和各端子电极的连接长度。另外，在本发明中，第1内层用导体层和第2内层用导体层只是 相对的概念，也可以将第1内层用导体层和第2内层用导体层反过 来。另外，在r第l…J及r第2…J方面，也是一样。对于第1外 层用导体层和第2外层用导体层也如此。


图1是本发明笫1实施方式的叠层电容器的透视图； 图2是图1所示的层叠电容器的概略剖视图； 图3A和图3B分别为图2所示的第1内层用导体层和笫2内层 用电容导体层的平面图；图4是图2所示的第1外层用导体层和第2外层用导体层的平面图；图5是在本发明第1实施方式的叠层电容器中，表示内层部的第 1和第2内层用导体层，以及外层部的第1和第2外层用导体层分别 具有的功能的电路图；图6A和图6B分别是在本发明第2实施方式的叠层电容器中的 第1内层用导体层和第2内层用导体层的平面图； 图7A-图7D分别为本发明第3实施方式的叠层电容器中的第 1 ~第4内层用导体层的平面图；图8是本发明第4实施方式的叠层电容器中的第1和第2外层用 导体层的平面图；图9A和图9B分别为本发明第5实施方式的叠层电容器中的第 1和第2内层用导体层的平面图，图9C和图9D是本发明第5实施 方式的叠层电容器中的第1和第2外层用导体层的平面图；图10是表示本发明的实施例和比较例的阻抗特性的曲线图。
具体实施方式
第1实施方式现说明本发明第1实施方式的叠层陶瓷电容器(以下简称叠层电 容器)IO的整体结构。如图1所示，叠层电容器10具有通过将多个 作为电介质层的陶瓷生片层叠的叠层体，加以烧成而得到的长方体 形状的作为烧结体的电介质基体12。电介质基体12具有第1侧面12A和与其相对的第2侧面12B。 另外，电介质基体12具有，与第1侧面12A和第2侧面12B相邻， 平行于电介质层的层叠方向Z且彼此相对的第3侧面12C和第4侧 面12D。本实施方式中，最好如图1所示，在垂直于电介质层的层叠方向 Z的方向(X方向)上的笫1侧面12A和第2侧面12B的宽度L0，大 于与电介质层的层叠方向Z垂直的方向(Y方向)上的第3侧面12C 和第4侧面12D的宽度W0。以下，在本实施方式的说明中，第1侧面12A记为笫1纵向側 面12A，第2侧面12B记为第2纵向侧面12B，第3侧面12C记为 第3横向侧面12C,第4側面12D记为第4横向侧面12D。在电介质基体12的外面，跨越在第1纵向侧面12A和两个横向 侧面12C及12D上而形成第l端子电极31。另外，跨越在第2纵向 面12C及12D上而形成第2端子电极32。一对端子电极31和32相互绝缘，在基体12的相向的短边侧側 面12C以及12D上，沿着Y方向，相隔宽度W4。该宽度W4最好 是0.8-0.5mm。本实施方式的叠层电容器10形成为，在长方体(六面体形)的电 介质基体12的全都4个側面12A~ 12D上分别配置端子电极31、 32 的2端子构造的叠层电容器。图2是平行于横向側面12C和12D剖切图1所示的叠层电容器 10的剖视图。如图2所示，叠层电容器10的第1端子电极31和第 2端子电极32，分别经过电路板側的电极端子13A和13B连接到电 路板15。叠层电容器10具有内层部17和外层部19a及19b。外层部19a 及19b位于与内层部17的两个端面相邻的位置。在内层部17中，第1内层用导体层21和第2内层用导体层22 隔着电介质层12a在层叠方向Z上相互重叠地进行层叠，形成电容 器的内部电极电路。在本实施方式中，以夹在电介质层12a之间的形 式，在电介质基体12内各3个第1和第2内层用导体层21、 22交 互配置。另外，这些内层用导体层21、 22的材料，不仅可以考虑采 用作为贱金属材料的镍、镍合金、铜或者铜合金，也可以考虑以这 些金属为主要成分的材料。在外层部19a及19b中，第1外层用导体层23和笫2外层用导 体层25，隔着电介质层12a，在层叠方向Z上不重叠地进行层叠。 另外，作为这些外层用导体层23、 25的材料，也可以采用与上述内 层用导体层21、 22相同的材料。如图2所示，外层部19a及19b最好分别具有多个第1外层用导 体层23和第2外层用导体层25 。第1内层用导体层21和第l外层用导体层23连接到第l端子电 极31。另外，第2内层用导体层22和第2外层用导体层25连接到
第2端子电极32。图3A及图3B,分别是从层叠方向Z观察图2所示的第1内层 用导体层和笫2内层用导体层22的平面图。如图3所示，第1内层 用导体层21和第2内层用导体层22,沿着电介质基体12的纵向X 细长地延伸。图3A的第1内层用导体层21，具有与电介质层12a的外形配合 的形状，从电介质层12a的周边部，以预定的绝缘间隙图形43隔开 的本体部分21a。该内层用导体层本体部分21a是构成电容一个电极 的部分。第1内层用导体层21还有与该本体部分21a整体地在同一 平面上形成的、跨越在电介质基体12彼此相邻的三个侧面(第1纵 向侧面12A、第3横向側面12C和第4横向侧面12D)上而引出的第 1引出部21L。在该第1引出部21L上，第1内层用导体层21和第 1端子电极31被连接。图3B的第2内层用导体层22,具有与电介质层12a的外形配合 的形状，从电介质层12a的周边部以预定的绝缘间隙图形44隔开的 第2内层用导体层本体部分22a。该第2外层用导体层的本体部分22a 是构成电容的另一电极的部分。第2内层用导体层22还有，与该第 2内层用导体层本体部分22a整体地在同一平面上形成的、跨越在电 介质基体12彼此相邻的三个侧面(第2纵向侧面12B、第3横向侧 面12C和第4横向侧面12D)上而引出的第2引出部221。在该第2 引出部221上，笫2内层用导体层22和第2端子电极32被连接。图4是从层叠方向Z观察图2的第1外层用导体层23和第2外 层用导体层25的平面图。如图4所示，第1外层用导体层23和笫2 外层用导体层25沿着电介质基体12的纵向X细长地延伸。另外， 在本实施方式中，如图4所示，第1外层用导体层23和第2外层用 导体层25,夹着绝缘间隙图形45在垂直于层叠方向Z的同一平面上 配置。因而，在同一平面上配置的第1外层用导体层23和第2外层 用导体层不通电。
另外，第1外层用导体层23和第2外层用导体层25，只要在层 叠方向Z上不相互重叠，也可以不一定处于同一平面上。第l外层用导体层23具有在与第1外层用导体层23同一平面上 整体地形成的、跨越在电介质基体12彼此相邻的三个側面(笫1纵 向侧面12A、第3横向侧面12C和第4横向侧面12D)上而引出的第 3引出部23L。在第3引出部23L上，第1外层用导体层23和第1 端子电极31被连接。第2外层用导体层25具有与第2外层用导体层25在同一平面上 整体地形成的、跨越在电介质基体12彼此相邻的三个侧面(第2纵 向侧面12B、第3冲黄向側面12C和第4横向側面12D)上而引出的第 4引出部25L。在第4引出部25L上，第2外层用导体层25和第2 端子电极32^L连接。最好这样，如图4所示，若设横向Y中第3引出部23L的宽度、 第4引出部25L的宽度、第1端子电极31的宽度和第2端子电极32 的宽度分别为W3， W4、 L3及L4，则W3〈L3且W4<L4。通过设为W3<L3且W4<L4,可防止第1外层用导体层23和第 2外层用导体层25露出于第3横向侧面12C和第4横向侧面12D。最好这样，若设在横向Y上第3横向侧面12C和第4横向侧面 12D的宽度为W0，则0.15 <W3/W0《0.45，且0.15《W4〈W(K 0.45。 若W3/W0及W4/W0过小，则从各端子电极向各个外层用导体 层分流的电流变小，不能充分得到降低电容器的ESL的效果。另夕卜， 若W3/W0及W4/W0过大，则有各外层用导体层露出于电介质基体 12的侧面，或者相向的第1和第2外层用导体层23、 25相互接触之 虞。因此，将W3/W0及W4/W0设置在上述范围内，即可防止这些 不适当情况的出现，并降低叠层电容器10的ESL。接着，说明本实施方式的叠层电容器10的作用。在叠层电容器10中，如图2所示，在外层部19a、 19b中，隔着 电介质层12a层叠，使第1外层用导体层23和第2外层用导体层25 分别在层叠方向Z上不相互重叠。另外，第1外层用导体层23和笫 2外层用导体层25之间不通电。因而，第1外层用导体层23和第2 外层用导体层25,在电容器中是不具有内部电极功能(储电功能)的 虚设电极。这里，例如，在第1端子电才及31的电位高于第2端子电极32时， 电流从第1端子电极31向第1外层用导体层23分流。同时，电流 从第2外层用导体层25流向第2端子电极32。另一方面，在第2端 子电极32的电位高于第1端子电极31时，电流从第2端子电极32 向第2外层用导体层25分流。同时，电流从第1外层用导体层23 流向第1端子电才及31。在本实施方式的叠层电容器10中，无论在上述任何一种情况下， 电流都从端子电极向作为虛设电极的各个外层用导体层分流，结果 是可以降低叠层电容器10整体的ESL。另外，在叠层电容器10中，第1端子电极31跨越在第1纵向侧 面12A、第3对黄向侧面12C和第4 ^f黄向侧面12D的3侧面上而形成。 同样地，第2端子电极32跨越在第2纵向側面12B、第3横向侧面 12C和第4横向侧面12D的3个侧面上而形成。这样，通过使各个 外层用导体层连接在分别跨越在电介质基体12的3个侧面上而形成 的各个端子电极上，使各个端子电极和各外层用导体层之间流过电 流的流路截面面积变大。结果是，可以降低叠层电容器10整体的 ESL。图5表示上述的内层部17的第1和第2内层用导体层21、 22及 外层部19b的第1和第2外层用导体层23、 25分别具有的功能的电 路图。如图5所示，图2所示的内层部17表示为具有图5所示的电 容电路17a和电容电路17a自身的电感分量17b。另外，在图2所示 的外层部19b中的3个第1外层用导体层23，表示为图5所示的多 个(图5中3个)并联的第1电感分量23a。同样地，在外层部19b中 的第2外层用导体层25表示为图5所示的多个(图5中3个)并联的
第2电感分量25a。3个并联的第1电感分量23a连接到第1端子电极31。因而，3 个第1电感分量23a所具有的电感，可以看作是第1端子电极31所 具有的电感。同样地，3个并联的第2电感分量25a连接到第2端子 电极32。因而，第2电感分量23a所具有的电感，可以看作是第2 端子电极32所具有的电感。通过使多个第1电感分量23a与第l端 子电极31并联，可以减小第1端子电极整体的电感。同样地，通过 使多个第2电感分量25a与第2端子电极32并联，可以减小第2端 子电极整体的电感。这样，通过减小第1和第2端子电极31、 32所 具有的端子电极整体的电感19c，可以降低叠层电容器10整体的 ESL。另外，在图2所示的2个外层部19a、 19b中，夹着内层部17而 位于电路板15相反一侧的外层部19a中，没有电流流动。因而，由 于外层部19a对降低ESL没有贡献，不是必需的。在本实施方式中，在外层部19a、 19b中，第l外层用导体层23 和笫2外层用导体层25隔着电介质层12a层叠，在层叠方向Z上不 重叠。因而，电流从第1端子电极向第1外层用导体层23分流， 电流从第2外层用导体层流入第2端子电极32。或者，电流从第2 端子电极向第2外层用导体层25分流，电流从第1外层用导体层23 流入第1端子电极31。这样，通过电流从端子电极向各个外层用导 体层分流，可以降低叠层电容器10整体的ESL。在本实施方式中，第1端子电极31跨越在第1纵向侧面12A、 第3横向侧面12C和第4横向侧面12D的3个侧面上而形成，第2 端子电极32跨越在第2纵向侧面12B、第3横向侧面12C和第4横 向侧面12D上而形成。这样，通过将各外层用导体层连接到分别跨 越在电介质基体12的3个侧面上而形成的各个端子电极上，使各端 子电极和各外层用导体层之间流过电流的流路截面面积变大。结果 是，可以降低叠层电容器10整体的ESL。
这样，采用本实施方式的叠层电容器10，可适用于去耦电容器，可望大幅度地降低叠层电容器10的ESL，抑制电源电压的振动。 第2实施方式接着，说明本发明的第2实施方式。另外，下面第1实施方式和 第2实施方式共通之处说明从略，只说明两实施方式的差异。如图6A所示，在本实施方式中，在第1内层用导体层21的第1 引出部中，在沿着第1纵向側面12A的中央位置上，形成不与第1 端子电极31连接的第1间隙图形41。因此，第l引出部具有引出到 从第1内层用导体层21的本体部分21a向电介质基体12中第1纵向 侧面12A和冲黄向侧面12C、 12D交叉而成的两个角部的一对分岔引 出图形21b。若设电介质基体12的横向Y的宽度为W0,则第1引出部的分 盆引出图形21b中横向Y的宽度Wl确定为使W1/W0之比在0.15 ~ 0.45的范围内，最好在0.25 —0.35的范围内。另外，若设电介质基体12的纵向X的宽度为LO，则第1间隙 图形41的纵向的宽度Ll确定为使L1/L0之比在0.2-0.5的范围内， 最好在0.3-0.4的范围内。在本实施方式中，第1间隙图形41在电介质基体12中第1纵向 侧面12A的纵向X的中央位置上形成。绝缘间隙图形43连续跨越在 基体12中的第2纵向侧面12B和横向侧面12C、 12D上而形成，该 间隙图形43的纵向的两端部，与笫1引出部的分岔引出图形21b相 接触。在本实施方式中，第1内层用导体层21的平面图形，是对通 过电介质基体12纵向X的中间位置的中心线成线对称的图形。第1间隙图形41的间隙宽度W2与绝缘间隙43的间隙宽度W5 大致相等，最好为100-200 ium左右。若这些电极宽度W2、 W5过 小，则各端子电极31或32有绝缘性不充分之虞，若过大，则本体 部分21a面积狭窄，有作为电容器的能力下降之虞。如图6B所示，在本实施方式中，在第2内层用导体层22的第2
引出部中，在沿着第2纵向侧面12B的中央位置，形成不与第2端 子电极32连接的第2间隙图形42。因此，第2引出部变得具有从第 2内层用导体层22的本体部分22a引出到电介质基体12中第2纵向 侧面12B和横向侧面12C, 12D交叉而成的两个角部的一对分盆引 出图形22b。在此实施方式中，第2内层用导体层22a的图形形状，是将第1 内层用导体层21a在XY平面上旋转180度的图形，具有同样的尺寸 关系(LO, Ll， Wl， WO, W2, W5)。从上述尺寸关系可知，2种分别在第1和第2内层用导体层21 及22形成的分岔引出图形21b及22b，是在电介质层12a的层叠方 向Z上投影时相互不重叠的位置关系。而各个本体部分21a、 22a在 电介质层12a的层叠方向Z上投影时相互重叠，隔着电介质层12a 而构成电容。接着，说明本实施方式的叠层电容器10的作用。 本实施方式的叠层电容器10中，在层叠多个电介质层而形成长 方体形状的电介质基体12内，夹在各电介质层之间而形成的二种内 部导体层21、 22交互配置。逸二种内部导体层21、 22具有以在电 介质层的层叠方向上投影而相互不重叠的位置关系、分别跨越在电 介质基体12的三个侧面上而引出的结构。另外，两个端子电极31、 32分别跨越在电介质基体12的三个侧面上而配置在电介质基体12 的外侧，这两种内部导体层21、 22中任何一方上分别连接这两个端 子电极31、 32。而且，在本实施方式的叠层电容器10中，对第1内层用导体层 21的第1引出部形成第1间隙图形41。因此，笫1引出部具有，从 第1内层用导体层21的本体部分21a引出到电介质基体12中的第1 纵向侧面12A和4黄向側面12C、 12D交叉而成的两个角部的一对分 岔引出图形21b。因此，在各第1内层用导体层21中，从各分岔引 出图形21b的角部分别形成向只十角线的角部的电流流动，这些流动在第1内层用导体层21的本体部分21a的同一面内交叉。同样地，在各第2内层用导体层22中，从各分盆引出图形22b 的角部分别形成向各自对角线的角部的电流流动，这些电流流动在 第2内层用导体层22的本体部分22a在同一面内交叉。结果是，电流交叉处的磁场产生相互抵消作用，与此同时，可以 减小叠层电容器IO自身的寄生电感，具有降低等效串联电感的效果。另外，在本实施方式中，由于第1端子电极31和第2端子电极 32在横向Y上彼此面对，端子间的距离变短，在这点上也可望降低 ESL。另外，由于分别沿着第1和第2纵向侧面12A、 12B形成第1 端子电极31和第2端子电极32,即使形成了各引出部中的间隙图形 41、 42,也可充分确保各引出部的分岔引出图形21b、 22b和各端子 电极31、 32之间的连接长度。还有，在本实施方式中，通过将两个种类的第1和第2内部导体 层21、 22分别配置在电介质基体12内，不仅提高静电容量，而且 进一步增大对磁场的相互抵消的作用，较大幅度降低电感，进一步 降低ESL。第3实施方式接着，根据图7A-图7Di兌明本发明的第3实施方式。另外， 下面对第1及2实施方式和笫3实施方式共通之处说明从略，只说 明上述实施方式与第3实施方式的差异。在本实施方式中，将第2实施方式中的第2内部导体层22,用 图7B及图7D所示的笫2内层用导体层322及图7D所示的第2内 部导体层323这两个种类的导体层替代，除此以外，具有和第1实 施方式一样的叠层电容器结构。在本实施方式中，在图7A所示的与第2实施方式相同的第1外 层用导体层21下面，隔着电介质层12a层叠图7B所示的第2内层 用导体层322,在第2内层用导体层322的下面，隔着电介质层12a 层叠图7C所示的与第2实施方式相同的第1内层用导体层21。然后，
在第1内层用导体层21的下面，隔着电介质层12a层叠图7D所示 的第2内部导体层323。在它的下面，反复进行上述图7A~图7D所 示的导体层21、 322、 21、 323的层叠。在本实施方式中， 一方的第2内层用导体层322具有与第2实施 方式中的第2内部导体层的本体部分22a对应的内部导体层本体部分 322，以及与分岔引出图形22b对应的单个引出图形322b。单个引出 图形322b,只与位于笫2纵向侧面12B和第4 ^f黄向侧面12D交叉而 成的角部位置的笫2端子电极32连接。由于只形成单个引出图形322b，在内部导体层本体部分322a的 周围，形成在除引出图形322b外的部分均连续的绝缘间隙图形344。另一方面，第2内部导体层323具有与第2实施方式中的第2内 部导体层的本体部分22a对应的内部导体层本体部分323a，以及与 分盆引出图形22b对应的单个引出图形323b。单个引出图形323b 只与位于第2纵向侧面12B和第3横向侧面12C交叉而成的角部位 置的第2端子电极32连接。由于只形成单个引出图形323b，在内部导体层本体部分323a的 周围，形成在除引出图形323b外的部分均连续的绝缘间隙图形345。可以期待本实施方式的叠层电容器中，在第1内部导体层21上 流过与第2实施方式相同的交叉电流。另外，在两个种类的第2内 层用导体层322及323中，实现通过各单个引出图形322b或323b 的对角线上的电流流动。在两个种类的第2内层用导体层322和323 相互之间电流交叉流动。因此，与第2实施方式比4吏，在第2内层用导体层322或323的 各自的同一面内，不形成交叉的电流，但是可以期待在第1内部导 体层21流过与第2实施方式相同的交叉电流。结果是，与笫2实施 方式相比稍差 一 些，但是可以期待具有大致相同的作用与效果。第4实施方式接着，说明本发明的第4实施方式。以下，上述实施方式和第4
实施方式共通之处说明从略，只说明第4实施方式与上述实施方式 的差异。在本实施方式中，如图8所示，在第1外层用导体层23中，也 可沿着第1纵向侧面12A的位置上，形成不与第1端子电极31连接 的第1外层用间隙图形80。另外，在第2外层用导体层25中，也可 在沿着第2纵向侧面12B的位置上，形成不与第2端子电极32连接 的第2外层用间隙图形82。在形成第1外层用导体层23和第2外层用导体层25的工序中， 通常需要有这样的工序将平行且对称地形成了多个第1外层用导 体层23和第2外层用导体层25的电极图形的外层用电极片隔着生 片层叠后切断。该叠层体切断后，通过确认是否在预定的位置配置 第1外层用间隙图形80和第2外层用间隙图形82，可以确认各第1 外层用导体层23和第2外层用导体层25是否被正确地切出，并可 防止层叠偏移。在这样的第4实施方式中，也可以收到与上述第1实施方式相同 的作用与效果。 第5实施方式接着，说明本发明的第5实施方式。以下，第1-4实施方式和 第5实施方式共通之处的说明从略，只说明第5实施方式与上述实 施方式的差异。在本实施方式中，如图9A-图9D所示，X方向上的第1侧面12A 和第2侧面12B的宽度L0，小于Y方向上的第3侧面12C和第4侧 面12D的宽度W0。在这样的情况下，也可以期待取得与第1实施方 式大致相同的作用与效果。再有，如图9D所示，在笫1外层用导体层923中，可在沿着第 1侧面12A的位置上，形成不与第1端子电极931连"l矣第1外层用 间隙图形980。另外，在第2外层用导体层925中，可在沿着第2侧 面12B的位置上，形成不与第2端子电极932连接第2外层用间隙 图形982再有，本发明不限于上述实施方式，在本发明的范围内可以作种 种改变。例如，在本发明的叠层电容器中，对内层用导体层的叠层数没有 特别限定，也可以设为数十或者数百。另外，在本发明中，第1间 隙图形和第2间隙图形不一定沿着纵向连续地形成，也可以断续地 形成。在上述实施方式中，如图2所示，电介质基体12具有2个外层 部19a、 19b。该两个外层部中，隔着内层部17而与电路板15相对 的一侧的外层部19a中没有电流流动。因而，由于外层部19a对于降 低ESL没有贡献，不是必需的。但是，通过电介质基体12具有外层 部19a，使外层部19a和外层部19b处于夹着内层部17而对称的位 置。就是说，电介质基体12可以具有取得平衡的形状。结果是，可 以防止电介质基体12烧成时电介质基体12变形。另外，电介质基 体12通过具有外层部19a,即^f吏在使图2的叠层电容器10相对于电 路板15上下反转的情况下，也可起到叠层电容器10的作用。实施例接着，根据具体实施例进一步说明本发明，但是本发明不限于这 些实施例。在该实施例中，使用阻抗分析器，从S参数换算为阻抗， 分别求出以下各电容器样品的ESL。首先说明各电容器样品的内容。用图1所示的第1实施方式的双 端子型叠层电容器作为样品Exl 。另外，用除不具有外层部19a、 19b(第 1外层用导体层23、第2外层用导体层25)外，与样品Exl同样地制 造出来的电容器作为样品Cexl，分别求出各样品的ESL。然后，作为结果，测定各^F羊品的阻抗特性。其结果示于图10。 经确认，如图10的曲线图所示，样品Exl与样品Cexl相比，阻抗 的最小值减小。另外，求出了 ESL时，样品Exl的ESL为122pH， 样品Cexl的ESL是140pH。就是说确认了，在本发明的实施方式的
样品Exl中，ESL大幅度降低。再有，该ESL可以用公式2 7Tf广l/V(ESL . C)求出，f。是固有共 振频率，C是静电电容。作为这里釆用的各试样的尺寸，在图4所示的尺寸中， L0=1.6mm, W0为0.8mm, Wl、 W3、 W4分别为0.25mm, W5为0.15 mm。内层用导体层的叠层数合计为25层，静电电容为0.1 ju F。
权利要求
1.一种叠层电容器，其特征在于，设有由多个电介质层层叠而形成的大致呈长方体形状的电介质基体；内层部，在所述电介质基体中，在层叠方向上使第1内层用导体层和第2内层用导体层相重复地隔着所述电介质层交互层叠而成，形成电容器的内部电极电路；外层部，在所述电介质基体中，与所述第1内层用导体层和所述第2内层用导体层的层叠方向上的与所述内层部的两个端面中的至少一个相邻，在层叠方向上使第1外层用导体层和第2外层用导体层隔着所述电介质层不相重复地层叠而成；第1端子电极，在所述电介质基体的侧面，至少在平行于所述电介质层的层叠方向的第1侧面上形成，与所述第1内层用导体层和所述第1外层用导体层连接；以及第2端子电极，在所述电介质基体的侧面，至少在与所述第1侧面相反的第2侧面上形成，与所述第2内层用导体层和所述第2外层用导体层连接，所述第1端子电极，跨越在所述第1侧面和与该第1侧面相邻且平行于所述电介质层的所述层叠方向的第3和第4侧面上而形成，所述第2端子电极，跨越在所述第2侧面和与该第2侧面相邻且平行于所述电介质层的所述层叠方向的所述第3和第4侧面上而形成。
2. 权利要求l记载的叠层电容器，其特征在于，所述第1内层用导体层具有第1引出部，该引出部跨越在所述电 介质基体的所述第1侧面和所述第3及第4侧面上而引出，连接在 所述第1端子电极上；以及所述第2内层用导体层具有第2引出部，该引出部跨越在所述电介质基体的所述第2侧面和所述第3及笫4侧面上而引出的，连接 在所述第2端子电极上。
3. 权利要求1记载的叠层电容器，其特征在于，所述第1外层用导体层具有第3引出部，该引出部跨越在所述第 l侧面和所述第3及第4侧面上而引出，连接在所述第l端子电极上； 和所述第2外层用导体层具有笫4引出部，该引出部跨越在所述第 2侧面和所述第3及第4侧面上而引出，连接在所述第2端子电极上。
4. 权利要求3记载的叠层电容器，其特征在于，若设在所述第3和第4侧面上，与所述电介质层的所述层叠方 向垂直的方向上，所述第3引出部的宽度设为W3,在所述第3和笫4侧面上，与所述电介质层的所述层叠方向垂直 的方向上的所述第4引出部的宽度为W4，在所述第3和第4侧面上，与所述电介质层的所述层叠方向垂直 的方向上的所述第1端子电极的宽度为L3，在所述第3和第4侧面上，与所述电介质层的所述层叠方向垂直 的方向上的所述第2端子电极的宽度为L4，则有 W3〈L3，且W4〈L4。
5. 权利要求4记载的叠层电容器，其特征在于， 若设与所述电介质层的所迷层叠方向垂直的方向上的所述第3和第4侧面的宽度为W0，则有0.15《W3/W(K 0.45，且0.15《W4/W(K 0.45。
6. 权利要求1记载的叠层电容器，其特征在于，所述外层部具 有多个所述第1外层用导体层和所述第2外层用导体层。
7. 权利要求1记载的叠层电容器，其特征在于，在所述第1内 层用导体层中，在沿着所述第1侧面的位置上形成不与所迷第1端 子电极连接的第1间隙图形。
8. 权利要求1记载的叠层电容器，其特征在于，在所述笫2内 层用导体层中，在沿着所述第2侧面的位置上，形成不与所述第2 端子电极连接的第2间隙图形。
9. 权利要求1记载的叠层电容器，其特征在于，在所述第1外 层用导体层中，在沿着所述第1侧面的位置上，形成不与所述第1 端子电极连接的第1外层用间隙图形。
10. 权利要求1记载的叠层电容器，其特征在于，在所述第2外 层用导体层中，在沿着所述第2侧面的位置上，形成不与所述第2 端子电极连接的第2外层用间隙图形。
11. 权利要求1记载的叠层电容器，其特征在于，在与所述电介 质层的所述层叠方向垂直的方向上的所述第1和第2侧面的宽度， 大于在与所述电介质层的所述层叠方向垂直的方向上的所述3和第4 侧面的宽度。
全文摘要
叠层电容器(10)具有电介质基体(12)，由多个电介质层12a层叠而成；内层部(17)，在电介质基体中层叠方向上隔着电介质层(12a)层叠第1内层用导体层(21)和第2内层用导体层(22)；外层部(19a，19b)，在电介质基体中层叠方向上与内层部(17)的两个端面中至少任一个相邻，在层叠方向上隔着电介质层(12)层叠笫1外层用导体层(23)和笫2外层用导体层(25)；笫1端子电极(31)，至少在电介质基体(12)侧面中平行于层叠方向的第1侧面上形成；第2端子电极(32)，至少在与第1侧面相反的第2侧面上形成。第1端子电极(31)跨越第1侧面、与第1侧面相邻且平行于层叠方向的第3、4侧面而形成，第2端子电极(32)跨越第2侧面、与第2侧面相邻平行于层叠方向的第3、4侧面而形成。
文档编号H01G4/30GK101154503SQ20071018064
公开日2008年4月2日 申请日期2007年9月28日 优先权日2006年9月29日
发明者富樫正明 申请人:Tdk株式会社