光感测元件及其制作方法

专利名称：光感测元件及其制作方法
技术领域：
本发明提供一种光感测元件，尤指一种应用于嵌入玻璃式环境亮度感测技术 的光感测元件。
背景技术：
平面显示装置己成为移动资讯产品不可或缺的主要元件之一，而不论是移 动资讯产品制造商或者显示装置供应商，皆需不断研发设计低耗电量或电力持 久的产品。为了达到上述目的，移动资讯产品制造商已经在现有的电路中加入 隐藏式独立亮度感测器，通过感测显示装置的环境光源的强弱，并配合资讯产品的程序设计来微调如液晶显示器(liquid crystal display, LCD)等显示装置 背光源亮度，以降低显示装置的耗电量。然而，设置于显示装置屏幕以外的独 立亮度感测器常有无法准确感测环境光源强弱以及影响资讯产品体积设计等 问题。目前显示装置制造商已利用低温多晶硅等技术，着手研发将光感测元件直 接整合在显示装置的玻璃上，亦即嵌入玻璃式环境亮度感测技术，以避免额外 的独立亮度感测器的需求，进而帮助资讯产品制造商节省整体产品成本与设计 空间，同时由于光感测元件与LCD屏幕的距离非常微小(例如不到0.4微米)， 因此可以准确感测到屏幕附近的环境亮度，并可在玻璃上直接将所测量的光电 流转换成为稳固的数字输出信号，以在不同照明环境下调整显示装置的背光亮 度，延长终端使用者的电池使用时间及提供更佳的画质。请参考图1，图1为现有嵌入玻璃式环境亮度感测技术的光感测元件的剖 面示意图。现有光感测元件IO是设置于玻璃基板12上，由下而上依序包括图 案化遮光层14、缓冲氧化层16、图案化半导体层18、介电层20以及平坦层 22。图案化半导体层18包括P型掺杂区24、本质(intrinsic)区26以及N型 掺杂区28，以形成一PIN二极管，其中P型掺杂区24与N型掺杂区28分别 通过连接元件30而与介电层20上方的接触元件32电性连接。当光线照射到 光感测元件10时，会在本质区26激发出电子、空穴对而形成光致电流，通过 接触元件32输出。现有光感测元件10的灵敏度(sensitivity)可通过测量亮态电流与暗态电流而 得到，其中亮态电流表示在环境光源照射下产生的电流，而暗态电流表示在不照光 时现有光感测元件10的逆向电流，灵敏度则定义为亮态电流与暗态电流的比值。 就现有光感测元件10的测量结果而言，其亮态电流除以暗态电流的所得比值皆几 乎远小于100，因此若将现有光感测元件10实际应用在资讯产品中会发生灵敏度 不足的问题，无法有效感测环境光源的差异或变化，丧失提供微调显示装置背光源 所需数据的功能。由上述可知，目前嵌入玻璃式环境光源技术仍有灵敏度不佳等问题，若实际 应用于移动资讯产品上亦有其功能上的限制，因此业界仍须不断研究以设计出具有 较高灵敏度的光感测元件。发明内容本发明的目的在于提供一种利用图案化透光导电层以降低暗态电流的光感测 元件，进而提升光感测元件的灵敏度。本发明提供一种光感测元件，其包括一图案化遮光导电层设于一透明基板上； 一缓冲介电层设于该图案化遮光导电层上； 一图案化半导体层设于该缓冲介电层 上，该图案化半导体层包括一本质区以及位于该本质区两侧的一第一掺杂区与一第 二掺杂区； 一介电层设于该图案化半导体层上；以及一图案化透光导电层设于该介 电层之上，并覆盖图案化半导体层的本质区与第一掺杂区的交界处以及本质区与第 二掺杂区的交界处，且图案化透光导电层是电性连接于图案化遮光导电层。本发明另提供一种制作光感测元件的方法，首先提供一基板，其表面由下而 上堆迭依序包括一导电层、 一缓冲介电层、 一图案化半导体层、 一介电层以及一平 坦层，且图案化半导体层由左至右依序包括一第一掺杂区、 一本质区以及一第二掺杂区。接着图案化该平坦层，使平坦层具有一开口以暴露出部分介电层，且该开口 是设于本质区以及部分第一与第二掺杂区的上方。然后，于开口中形成至少一图案化透光导电层，覆盖本质区与第一掺杂区的交界处以及本质区与第二掺杂区的交界 处。由于本发明的光感测元件包含一图案化透光导电层，覆盖了本质区与第一掺 杂区的交界处以及本质区与第二掺杂区的交界处，因此可以通过提供电压给图案化 透光导电层而改变图案化半导体层附近的电场，以压抑光感测元件的暗态电流，进 而改善其灵敏度与操作效能。以下为有关本发明的详细说明与附图。然而附图仅供参考与辅助说明用，并 非用来对本发明加以限制。


图1为现有光感测元件的剖面示意图。图2为本发明的平面显示面板的示意图。图3为本发明光感测元件的第一实施例的俯视图。图4为图3沿着切线4-4'方向的剖面示意图。图5为本发明光感测元件的光电特性趋势图。图6至图7为图4所示光感测元件的工序示意图。图8至图10为本发明光感测元件的第二实施例的制作工序示意图。图11为本发明光感测元件的第三实施例的剖面示意图。图12至图14为本发明光感测元件的第四实施例的工序示意图。图15为本发明光感测元件的第五实施例的剖面示意图。
具体实施方式
请参考图2，图2为本发明一平面显示面板的示意图，其上设置有本发明的光 感测元件。如图2所示，本发明平面显示面板50包括至少一透明基板52，其上包 括显示区域54与周边区域56，且平面显示面板50包括显示元件设于显示区域54 的透明基板52上，其具有多个像素60呈矩阵排列设于显示区域54内。此外，平 面显示面板50另包括至少一嵌入玻璃式光感测元件58设于周边区域56上，以用 来即时感测平面显示面板50附近的环境光源亮度。请参考图3与图4，图3为本发明光感测元件58的第一实施例的俯视图，而 图4为图3沿着切线4-4'方向的剖面示意图。光感测元件58包括图案化遮光导电
层62设置于透明基板52上、缓冲介电层64设于图案化遮光导电层62上以及图案 化半导体层66设于缓冲介电层64上，另包括介电层74设于透明基板54上并覆盖 图案化半导体层66。其中，图案化遮光导电层62的材料较佳包括金属材料，例如 钼(molybdenum, Mo);缓冲介电层64可包括氧化材料，例如氧化硅；而介电 层74可包括氮化层。图案化半导体层66包括本质区70以及设于本质区70两侧的 第一掺杂区68与第二掺杂区72。在本实施例中，第一掺杂区68与第二掺杂区72 分别为P型掺杂区与N型掺杂区，例如分别为P +掺杂区与N+掺杂区，因此图案 化半导体层66形成PIN二极管。然而，第一与第二掺杂区68、 72并不限于本实 施例所示的导电型，可分别为P型掺杂区或N型掺杂区，因此图案化半导体层66 亦可为NIN二极管、PIP二极管或NIP二极管。本发明光感测元件58另包括至少二连接元件76设于介层洞84内以及至少二 接触元件86设于介电层74表面，其中各接触元件86是分别通过连接元件76以电 性连接第一掺杂区68与第二掺杂区72。此外，光感测元件58又另包括平坦层78 以及图案化透光导电层82设于介电层74之上。平坦层78的材料较佳为光阻材料 或有机材料，且包括开口80，位于本质区70以及部分第一掺杂区68与部分第二 掺杂区72的上方，而图案化透光导电层82则是设于开口80内，且位于介电层74 的表面上。图案化透光导电层82的材料可包括氧化铟锡(indium tin oixde， ITO) 或氧化铟锌(indium zinc oixde， IZO)。因此，光感测元件58主要是利用图案化 半导体层66当作感光区，当光线照射感光区时会在本质区70产生电子、空穴对而 形成光电流，再通过接触元件86将光电流传输给外部电路，例如平面显示面板50 的控制电路，以调整平面显示面板50的背光源亮度。再请参考图3，光感测元件58另包括连接元件88设于感测区以外，其是通过 设置于贯穿介电层74的介层洞90中，而电性连接图案化透光导电层82以及图案 化遮光导电层62，因此在操作光感测元件58时，可通过提供电压给图案化遮光导 电层62而使图案化透光导电层82亦具有相同的电压。另一方面，由于图案化透光 导电层82是设于开口 80内，因此会完整覆盖本质区70以及覆盖部分第一掺杂区 68与部分第二掺杂区72，亦即图案化透光导电层82是覆盖了本质区70与第一掺 杂区68的交界处以及本质区70与第二掺杂区72的交界处。因此，具有特定电压 的图案化透光导电层82会覆盖本质区70与第一、第二掺杂区68、 72交界处所产
生的空乏区，能有效降低在空乏区所产生的暗态电流。图5为本发明光感测元件58的光电特性趋势图，由图5可知，随着施加于图 案化透光导电层82上电压的改变，会明显影响暗态电流的大小，而当图案化透光 导电层82的电压为3至4伏特时，光感测元件58会有最佳的灵敏度。相较于图案 化透光导电层82的电压为0伏特的情况下，或者与现有技术相比，当本发明光感 测元件58的图案化透光导电层82被提供特定电压时，其灵敏度可提升至约2.5倍 至9.4倍，因此有效改善了现有嵌入玻璃式环境亮度感测技术灵敏度不佳的问题。有关于本发明光感测元件58的制作方法是显示于图6至图7。首先如图6所 示，提供透明基板52，其表面由下而上堆迭依序包括图案化遮光导电层62、缓冲 介电层64、图案化半导体层66、介电层74、连接元件76、接触元件86以及平坦 层78。图案化半导体层66由左至右依序包括第一掺杂区68、本质区70以及第二 掺杂区72，而平坦层78较佳包括光致抗蚀剂材料。接着请参考图7，依序进行曝 光(exposure)工序以及显影工序，以移除部分平坦层78，而形成开口 80以暴露 出部分介电层74，且80开口是设于本质区70以及部分第一、第二掺杂区68、 72 的上方。之后，再如图4所示，在开口 80内形成至少一图案化透光导电层82，即 完成本发明光感测元件58的制作。值得注意的是，由于图案化透光导电层82需通 过连接元件88电性连接于图案化遮光导电层62，因此连接元件88可与第一、第 二掺杂区68、 72上方的连接元件76—同制作。本发明光感测元件的第二实施例的制作方法请参考图8至图10。为便于说明， 本实施例中与第一实施例相同的元件是沿用图3、 4的元件符号。首先，如图8所 示，提供透明基板52，其上包括显示区域54与周边区域56。显示区域54包括多 个像素(图未示)，而各像素内包括薄膜晶体管92。此外，周边区域56内则预定 设置本发明光感测元件58。透光基板52表面由下而上依序设置了缓冲介电层64、 图案化半导体层66、介电层74以及平坦层78，且周边区域56内另包括图案化遮 光导电层62设于缓冲介电层64之下。薄膜晶体管92包括源极94与漏极98,分 别设于通道区域96的两侧，另包括栅极102以及设于栅极102和通道区域96之间 的栅极介电层100，其中栅极102较佳包括金属材料，而源极94与漏极98可为掺 杂多晶硅材料，例如皆N+型掺杂区或为P+型掺杂区。此外，介电层74另包括层 间介电层101设于栅极介电层100和栅极102之上，且源极94与漏极98分别通过
设于层间介电层101内的连接元件104而电性连接其上方的接触元件106。接着，如图9所示，进行曝光及显影工序以图案化平坦层78，分别在本质区 70与部分第一掺杂区68与部分第二掺杂区72上方的平坦层78形成第一开口 108 ， 以及在漏极98上方的平坦层78形成第二开口 110，其中第一开口 108暴露出本质 区70与部分第一、第二掺杂区68、 72上方的层间介电层101，而第二开口 110则 暴露出漏极98上方的接触元件106。请参考图IO，然后进行蚀刻工序，移除被第 一开口 108所暴露出的部分层间介电层101，而在层间介电层101中形成介层开口 112，其底部亦暴露出部分层间介电层101。然后，形成透明导电层，填在第一开 口108内，以在介层开口 112中形成图案化透光导电层82，覆盖本质区70与部分 第一、第二掺杂区68、 72。之后，可选择性移除显示区域54内的部分透明导电层， 而于各像素内形成像素电极114，电性连接于接触元件106与漏极98。由上述可知， 像素电极U4与图案化透光导电层82可由相同的透明导电层与材料所制作。值得注意的是，介层开口 112的深度可依据各光感测元件58的设计需要而定， 由于本发明的特点是在光感测元件58进行感光时，同时提供特定电压给图案化透 光导电层82，以改变感光区的电场而压抑暗态电流，所以图案化透光导电层82与 半导体层66的距离会影响到光感测元件58的表现。由此可知，介层开口 112的深 度可依实际设计需要而增大，以将图案化透光导电层82设置于介电层74内的不同 位置中，例如设置在栅极介电层IOO的表面上，使得图案化透光导电层82和半导 体层66具有适当的距离。此外，在图案化平坦层78时，亦可同时在感光区以外的区域同时在平坦层78 形成如图3所示介层洞90的介层洞图案(图未示)，再通过蚀刻工序移除部分层 间介电层101与栅极介电层100，以形成介层洞卯并暴露出部分图案化遮光导电 层62，再使透明导电层填入介层洞90而制作成连接元件88，使得图案化透光导电 层82电性连接于图案化遮光导电层62。再者，由于介层开口 112和介层洞90的 深度不同，因此图案化平坦层78的步骤亦可使用半色调光掩模(half-tone mask) 来限定介层开口 112与介层洞90的图案。请参考图11，图11显示本发明光感测元件的第三实施例的剖面示意图，其中 与图4相同的元件亦使用同样的元件符号表示。在本实施例中，光感测元件58包 括二介层开口 112设于介电层74中，且图案化透光导电层82是填于各介层开口 112表面上而分别形成第一透光电极116a与第二透光电极116b，两者皆与图案化 遮光导电层62电性连接。第一透光电极116a是覆盖本质区70和第一掺杂区68 的交界处，而第二透光电极116b则覆盖本质区70和第二掺杂区72的交界处，亦 即覆盖了半导体层的空乏区以有效压抑暗态电流。本实施例的制作方法可在制作完 平坦层78于透明基底52表面后，进行曝光与显影工序，于平坦层78上限定图案 化透光导电层82的图案(未示出)，包括对应于介层开口 112的图案，之后可再 经由蚀刻工序而图案化平坦层78，在平坦层78中形成开口 80，再经由开口80进 行蚀刻工序以移除部分介电层74而形成二介层开口 112，随后如同前述实施例在 介层开口 112中形成图案化透光导电层82，覆盖部分本质区70、第一掺杂区68 以及第二掺杂区72。请参考图12至14，图12至14为本发明光感测元件的第四实施例的制作方法 的剖面示意图，其中与图4、 IO相同的元件亦使用同样的元件符号表示。本实施例 教导在不使用额外掩模以制作薄膜晶体管91的源极94与漏极98的轻掺杂漏极区 域的情形下，如何配合薄膜晶体管91的工序以制作光感测元件58。首先如图12 所示，提供透明基板52，其包括显示区域与周边区域，在透光基板52上表面包括 缓冲介电层64与图案化半导体层66，且另包括图案化遮光导电层62设于周边区 域内。然后利用掩模(图未示)覆盖显示区域的薄膜晶体管的预定通道区域(图未 示)以及光感测元件58的预定本质区，进行至少一第一离子布植工序以形成薄膜 晶体管的重掺杂源极、漏极和光感测元件58的第一掺杂区68与第二掺杂区72， 而光感测元件58中半导体层66没有被植入离子的部分即限定为本质区70，设于 第一掺杂区68与第二掺杂区72之间。随后移除上述掩模，在透明基板52表面形 成栅极介电层IOO与图案化金属层，在显示区域内作为薄膜晶体管的栅极(类似图 10所示的栅极102)，并在光感测元件58中当作掺杂掩模层118，完整覆盖本质 区70。然后，进行少剂量的第二离子布植工序，以形成薄膜晶体管的轻微掺杂漏 极(lightly d叩ed drain, LDD)。在此工序中，掺杂掩模层118的作用是用来避免 本质区70在第二离子布植工序中被植入离子而丧失本质区70的功能，因此掺杂掩 模层118的图案必须大于本质区70，如图12所示。在形成LDD之后，再于透明 基板52上依序形成层间介电层101、连接元件76、接触元件86以及平坦层78。请参考图13，接着图案化平坦层78以形成开口 80，其中开口80必须暴露出
本质区70和部分第一、第二掺杂区68、 72上方的层间介电层101。然后以图案化 的平坦层78当作蚀刻掩模而进行蚀刻工序，移除暴露出的层间介电层101及其下 方的掺杂掩模层118，直至栅极介电层IOO表面，以形成介层开口 112，并使得本 质区70完全不被掺杂掩模层118所遮盖。接着如图14所示，于介层开口 112内形 成图案化透光导电层82，即完成本发明第四实施例的光感测元件58的制作。类似地，在使用掺杂掩模层118的情形下，亦可将图案化透光导电层82制作 成包括第一透光电极116a与第二透光电极116b的结构。图15显示本发明光感测 元件的第五实施例的剖面示意图，在此截面下，本发明光感测元件58包括掺杂掩 模层118设于栅极介电层IOO表面以及二介层开口 112设于层间介电层101与惨杂 掩模层118之中，第一透光电极116a与第二透光电极116b则分别设于各介层开口 112内，分别遮盖本质区70和第一、第二掺杂区68、 72的交界处，用以压抑暗态 电流。本发明光感测元件并不限于设置于前述平面显示面板的周边区域内的环境亮 度感测元件，亦可应用于能感测不同彩色光源的光感测元件中。相较于现有技术， 本发明是于嵌入玻璃式光感测元件中设置电性连接于图案化遮光导电层的图案化 透光导电层，覆盖感光二极管的本质区和第一、第二掺杂区的交界处所产生的空乏 区，通过提供图案化透光导电层特定的电压而降低感光二极管的暗态电流，可以大 幅改善光感测元件的灵敏度，同时提高其在低照度下的感光效果。此外，本发明光 感测元件可以配合薄膜晶体管的制作工序而以简单的方法完成制作，具有良好的应 用性。以上所述仅为本发明的较佳实施例，凡依本发明申请权利要求范围所做的均 等变化与修饰，皆应属本发明的涵盖范围。
权利要求
1.一种光感测元件，其包括一图案化遮光导电层设于一透明基板上；一缓冲介电层设于该图案化遮光导电层上；一图案化半导体层设于该缓冲介电层上，该图案化半导体层包括一本质区以及位于该本质区两侧的一第一掺杂区与一第二掺杂区；一介电层设于该图案化半导体层上；以及一图案化透光导电层设于该介电层之上，并覆盖该图案化半导体层的该本质区与该第一掺杂区的交界处以及该本质区与该第二掺杂区的交界处，且该图案化透光导电层电性连接于该图案化遮光导电层。
2. 根据权利要求1所述的光感测元件，其特征在于还包括一平坦层设于该介电 层上，该平坦层具有一开口，暴露出该本质区、部分该第一掺杂区以及部分该第二 掺杂区上方的该介电层。
3. 根据权利要求2所述的光感测元件，其特征在于该图案化透光导电层设于该 开口内。
4. 根据权利要求1所述的光感测元件，其特征在于该图案化透光导电层设于该 介电层的表面上。
5. 根据权利要求1所述的光感测元件，其特征在于该介电层具有一介层开口， 设于该本质区上方，且该图案化透光导电层是设于该介层开口之内。
6. 根据权利要求5所述的光感测元件，其特征在于该介电层由下而上依序包括 一栅极介电层以及一层间介电层。
7. 根据权利要求6所述的光感测元件，其特征在于该介层开口的底部是该层间 介电层，且该图案化透光导电层是设于该层间介电层之中。
8. 根据权利要求6所述的光感测元件，其特征在于该介层幵口的底部是该栅极 介电层，且该图案化透光导电层设于该栅极介电层表面。
9. 根据权利要求1所述的光感测元件，其特征在于该图案化透光导电层是完整 覆盖该本质区。
10. 根据权利要求1所述的光感测元件，其特征在于该图案化透光导电层包括 一第一透光电极与一第二透光电极，分别覆盖该本质区与该第一掺杂区的交界处以 及该本质区与该第二掺杂区的交界处，且该第一透光电极与该第二透光电极皆电性 连接于该图案化遮光导电层。
11. 根据权利要求1所述的光感测元件，其特征在于该第一掺杂区与该第二掺 杂区分别为一 P型掺杂区与一 N型掺杂区。
12. —种平面显示面板，其包括一透明基板，该透明基板具有一显示区域以及一周边区域； 一显示元件，设于该显示区域的该透明基板上；一光感测元件，设于该周边区域的该透明基板上，该光感测元件包括一图案化遮光导电层设于该透明基板上；一缓冲介电层设于该图案化遮光导电层上；一图案化半导体层设于该缓冲介电层上，该图案化半导体层包括一本质区以 及位于该本质区两侧的一第一掺杂区与一第二掺杂区； 一介电层设于该图案化半导体层上；以及一图案化透光导电层设于该介电层之上，并覆盖该图案化半导体层的该本质 区与该第一掺杂区的交界处以及该本质区与该第二掺杂区的交界处，且该图案化透 光导电层电性连接于该图案化遮光导电层。
13.根据权利要求12所述的平面显示面板，其特征在于该显示元件包括多个像素设于该显示区域内，且各该像素分别包括一薄膜晶体管，其包括一源极、 一漏极、 一栅极以及一通道区域；以及一像素电极电性连接于该漏极，且该像素电极的材料相同于该图案化透光导 电层的材料。
14. 一种制作光感测元件的方法，其包括提供一基板，其表面由下而上堆迭依序包括一导电层、 一缓冲介电层、 一图 案化半导体层、 一介电层以及一平坦层，且该图案化半导体层由左至右依序包括一 第一掺杂区、 一本质区以及一第二掺杂区；图案化该平坦层，使该平坦层具有一开口以暴露出部分该介电层，且该开口 是设于该本质区以及部分该第一与该第二掺杂区的上方；以及于该开口中形成至少一图案化透光导电层，覆盖该本质区与该第一掺杂区的 交界处以及该本质区与该第二掺杂区的交界处。
15. 根据权利要求14所述的方法，其特征在于另包括进行一蚀刻步骤，以移除 该开口所暴露出的部分该介电层，而于该介电层中形成一介层开口，再于该介层开 口内形成该图案化透光导电层。
16. 根据权利要求15所述的方法，其特征在于该蚀刻步骤另包括于该介电层中形成一介层洞，该介层洞暴露出部分该图案化遮光导电层，且于该介层开口内形成 该图案化透光导电层时，是同时于该介层洞之内形成一透明连接元件，使该图案化 透光导电层通过该透明连接元件而电性连接该图案化遮光导电层。
17. 根据权利要求15所述的方法，其特征在于该基板上另包括一掺杂遮罩层覆 盖该本质区，而该蚀刻工序另包括移除该本质区上方的部分该掺杂遮罩层。
18. 根据权利要求17所述的方法，其特征在于该掺杂遮罩层包括金属材料。
19. 根据权利要求15所述的方法，其特征在于该蚀刻步骤是于该介电层中形成 二该介层开口，并于各该介层开口内形成一该图案化透光导电层，且该图案化透光 导电层分别覆盖该本质区与该第一掺杂区的交界处以及该本质区与该第二掺杂区 的交界处。
20. 根据权利要求15所述的方法，其特征在于该介电层由下至上依序包括一栅 极介电层以及一层间介电层。
21. 根据权利要求20所述的方法，其特征在于该蚀刻步骤是停止于该层间介电 层之中。
22. 根据权利要求20所述的方法，其特征在于该蚀刻步骤是停止于该栅极介电 层表面。
23. 根据权利要求14所述的方法，其特征在于该图案化透光导电层包括完整覆 盖该本质区。
24. 根据权利要求14所述的方法，其特征在于该第一掺杂区与该第二掺杂区分 别为一 P型掺杂区或一 N型掺杂区。
25. 根据权利要求14所述的方法，其特征在于该基板上另包括至少一薄膜晶体 管，且该方法包括在形成该图案化透光导电层时，同时形成一像素电极电性连接于 该薄膜晶体管的一漏极。
全文摘要
本发明提供一种光感测元件，包括一图案化遮光导电层设于一透明基板上，以及一缓冲介电层、一图案化半导体层与一介电层依序设于该图案化遮光导电层上，其中图案化半导体层包括一本质区以及其两侧的一第一掺杂区与一第二掺杂区。本发明光感测元件另包括一图案化透光导电层设于介电层之上，覆盖本质区与第一掺杂区的交界处以及本质区与第二掺杂区的交界处，且该图案化透光导电层电性连接于图案化遮光导电层。
文档编号H01L31/101GK101162741SQ200710188769
公开日2008年4月16日 申请日期2007年11月16日 优先权日2007年11月16日
发明者林崇荣, 翁健森, 赵志伟, 金雅琴 申请人:友达光电股份有限公司