专利名称：沟道型侧壁浮栅结构闪存及其使用方法
技术领域：
本发明涉及存储器领域，尤其涉及沟道型侧壁浮栅结构闪存及其读、写、 清零方法。
背景技术：
闪存是现在发展最快、最有市场潜力的存储器芯片产品。它在通信领域、消
费领域、计算机领域得到普遍应用。闪存的结构很多，有传统的堆栈结构(stack gate structure )，分离栅结构(split gate structure)等等。随着技术的发展，更高 密度、更低成本的闪存技术不断涌现出来。
传统的堆栈式浮栅(Si02/SiN/Si02,简称ONO)结构闪存如图1所示，包 括衬底9，形成于衬底上的耗尽层7，引出漏极，形成于衬底9上的PN结6， 引出源极，以及形成于衬底9上的隧道氧化层5、形成于隧道氧化层5上的栅极， 所述的栅极由堆栈浮栅3、堆栈绝缘层2、控制栅l自下而上一次淀积而成，栅 极的侧面有左绝缘侧壁8和右绝缘侧壁5。
传统的ONO堆栈浮栅结构的闪存在0.09um以下的制造工艺下，堆栈浮栅 线宽可以加工的很小， 一旦堆栈浮栅线宽达到O.lum以下，但由于短沟道效应 的存在，源极和漏极很容易导通(punchthrough)，需要源极和漏极的结深控制 非常精准，加工难度很大。同时因为结深随电压增加耗尽层增大，源极和漏极 的工作电压也受到限制。这样因为短沟道效应而限制了堆栈浮栅线宽减小。另 外，由于堆栈浮栅线宽的减小，ONO堆栈浮栅存储的电荷减少，对沟道的影响 能力减弱，沟道电流相对的变化也变小，同时区别存储信息能力降低。
发明内容
本发明为解决现有闪存技术中，由于短沟道效应而导致导通和浮栅存储电 荷减少的缺点，提供了 一种沟道型侧壁浮栅结构闪存。一种沟道型侧壁浮栅结构闪存，包括，衬底、形成于衬底内部的控制栅， 控制栅引出栅极，形成于控制栅的外围的沟道槽，存储电荷的浮栅形成于所述
沟道槽的側壁上，沟道槽左侧有一个PN结，引出漏^1,沟道槽的右侧有一个 PN结，引出源才及。
其中所述的沟道槽包括形成于控制栅外围的绝缘氧化物，形成于绝缘氧化 物外围的堆栈浮栅，以及形成于堆栈浮栅外围的隧道氧化物。
一种沟道型侧壁浮栅结构闪存的存储单元写入方法，在实现存储单元写入 时，栅极电压Vg的范围是6V至30V，源极电压Vs的范围是0至20V，漏极 电压Vd的范围是OV至20V。
一种沟道型侧壁浮栅结构闪存的存储单元写入方法，在实现存储单元写入 时，栅极电压Vg-12V,源极电压Vs-OV,漏极电压Vd-OV。
一种沟道型侧壁浮栅结构闪存的存储单元清零方法，在实现存储单元清零 时，栅极电压Vg的范围是-6V至-30V,源极电压Vs的范围是0至20V，漏极 电压Vd的范围是OV至20V。
一种沟道型侧壁浮栅结构闪存的存储单元清零方法，在实现存储单元清零 时，栅极电压Vg--lOV，源极电压Vs-5V，漏极电压Vd-5V。
一种沟道型侧壁浮^"结构闪存的存储单元读入方法，在实现存储单元读入 时，栅极电压Vg的范围是3V至IOV，源极电压Vs的范围是O至10V,漏极 电压Vd的范围是OV至IOV。
一种沟道型侧壁浮栅结构闪存的存储单元读入方法，在实现存储单元读入 时，栅极电压Vg-3V，源极电压Vs-OV， 漏极电压Vd-3V。 本发明采用了沟道型侧壁浮栅来存储电子，不但能有效的解决由于短沟道效应 所带来的导通现象，而且也能增加浮栅的存储电荷能力。
图1为传统的侧壁浮栅结构闪存示意图2为沟道型侧壁浮栅结构闪存示意图3为沟道型侧壁浮栅结构闪存存储单元写入示意图4为沟道型側壁浮栅结构闪存存储单元清零示意图；图5为沟道型側壁浮栅结构闪存存储单元读入示意图。
具体实施例方式
下面结合一个具体实施例对本发明沟道型侧壁浮栅结构闪存作详细的介 绍，如图2所示，包括，衬底、形成于衬底内部的控制栅101,控制栅101引出 栅极，形成于控制栅101的外围的沟道槽，存储电荷的浮栅形成于所述沟道槽 的侧壁上，沟道槽左侧有一个PN结103,引出漏才及，沟道槽的右側有一个PN 结102，'引出源极，所述的沟道槽包括形成于控制栅101外围的栅氧化层104， 一般为二氧化硅(Si02),栅氧化层104的外围形成一层氮化硅(SiN) 105，氮 化硅105的外围形成一层隧道氧化层， 一般为二氧化硅(Si02 )。
本沟道型侧壁浮栅结构闪存，可以实现存储单元写入、存储单元清零和存 储单元读入等功能。
一存储单元写入
如图3所示，在Vg=12V，， Vs=0V， Vd-OV的条件下，衬底电子通过F-N隧 道穿通的方式注入到沟道的侧壁浮栅中，从而实现存储单元写入。
其中在实现存储单元写入时，栅极电压Vg的范围是6V至30V,源极电压 Vs的范围是0至20V,漏极电压Vd的范围是0V至20V。
二存储单元清零
如图4所示，在Vg--lOV， Vd=5V， Vs-5V的条件下，存储在沟道侧壁浮 栅中的电子通过F-N隧道穿通的方式被激发到沟道中，通过衬底流走。
其中在实现存储单元清零时，栅极电压Vg的范围是-6V至-30V，源极电压 Vs的范围是0至20V,漏极电压Vd的范围是0V至20V。
三存储单元读入
如图5所示，在Vg-3V， Vd=3V, Vs-0V的条件下，沟道内有电流从源极 端沿着沟道槽侧壁流到漏极端，当沟道侧壁浮栅有无电荷存储会影响沟道电流 大小，当沟道侧壁浮栅有电荷时，沟道内电流很小，反之当沟道侧壁浮栅内无 电荷时，沟道内电流很大，设定沟道内小电流状态为"0"，设定沟道内大电流
状态为"r，，这样侧壁浮栅有无电荷存储的状态可以作为区分存储"o"或"r 信息状态，实现信息存储的功能。其中在实现存储单元读入时，栅极电压Vg的范围是3V至IOV，源极电压 Vs的范围是0至IOV，漏极电压Vd的范围是OV至IOV。
由于本结构采用沟道槽结构，当横向尺寸缩小(短沟道效应)，可以增加沟 道槽深度，即可避免由于短沟道效应导致的导通。当然，沟道槽深度不能太深， 否则晶体管由于侧壁沟道太长，无法导通。
另外，由于侧壁沟道可以不受横向缩小影响，保持一定长度，它能避免堆 栈浮栅往卯nm以下技术节点缩小造成存储电荷面积减少而带来的困难。
本专利釆用通用的CMOS工艺，结构简单，解决了传统堆栈浮栅结构往 90nm以下技术节点缩小时面临短沟道效应和浮栅存储电荷减少的困难。
权利要求
1、一种沟道型侧壁浮栅结构闪存，其特征在于，包括，衬底、形成于衬底内部的控制栅，控制栅引出栅极，形成于控制栅的外围的沟道槽，存储电荷的浮栅形成于所述沟道槽的侧壁上，沟道槽左侧有一个PN结，引出漏极，沟道槽的右侧有一个PN结，引出源极。
2、 如权利要求1所述的一种沟道型侧壁浮栅结构闪存，其特征在于，所述的沟 道槽包括形成于控制栅外围的绝缘氧化物，形成于绝缘氧化物外围的堆栈浮栅， 以及形成于堆栈浮^^外围的隧道氧化物。
3、 如权利要求1所述的一种沟道型侧壁浮栅结构闪存的存储单元写入方法，其 特征在于，在实现存储单元写入时，栅极电压Vg的范围是6V至30V,源极电 压Vs的范围是0至20V,漏极电压Vd的范围是OV至20V。
4、 如权利要求3所述的一种沟道型侧壁浮栅结构闪存的存储单元写入方法，其 特征在于，在实现存储单元写入时，栅极电压Vg-12V，源极电压Vs-OV，漏极 电压Vd=0V。
5、 如权利要求1所述的一种沟道型侧壁浮栅结构闪存的存储单元清零方法，其 特征在于，在实现存储单元清零时，栅极电压Vg的范围是-6V至-30V,源极电 压Vs的范围是0至20V，漏极电压Vd的范围是0V至20V。
6、 如权利要求5所述的一种沟道型侧壁浮栅结构闪存的存储单元清零方法，其 特征在于，在实现存储单元清零时，栅极电压Vg;10V,源极电压Vs-5V,漏 极电压Vd=5V。
7、 如权利要求1所述的一种沟道型侧壁浮栅结构闪存的存储单元读入方法，其 特征在于，在实现存储单元读入时，栅极电压Vg的范围是3V至10V,源极电 压Vs的范围是0至IOV，漏极电压Vd的范围是OV至IOV。
8、 如权利要求7所述的一种沟道型側壁浮栅结构闪存的存储单元读入方法，其 特征在于，在实现存储单元读入时，栅极电压Vg-3V，源极电压Vs-OV, 漏极 电压Vd=3V。
全文摘要
一种沟道型侧壁浮栅结构闪存，包括，衬底、形成于衬底内部的控制栅，控制栅引出栅极，形成于控制栅的外围的沟道槽，存储电荷的浮栅形成于所述沟道槽的侧壁上，沟道槽左侧有一个PN结，引出漏极，沟道槽的右侧有一个PN结，引出源极。本发明能解决传统的闪存由于短沟道效应所带来的导通和浮栅存储电荷减少的问题。
文档编号H01L29/66GK101295716SQ20081003511
公开日2008年10月29日 申请日期2008年3月25日 优先权日2008年3月25日
发明者博 张 申请人:上海宏力半导体制造有限公司