专利名称：纳米硅材料侧壁结构复位闪存及其制作、使用方法
技术领域：
本发明涉及存储器领域，尤其涉及一种纳米硅材料侧壁结构复位闪存及其 制作、使用方法。
背景技术：
闪存是现在发展最快、最有市场潜力的存储器芯片产品。它在通信领域、消费领域、计算机领域得到普遍应用。闪存的结构很多，有传统的堆栈结构(stack gate structure ),分离栅结构(split gate structure)等等。随着技术的发展，更高密 度、更低成本的闪存技术不断涌现出来。现有的多晶硅材料的浮栅结构闪存在往65nm以下缩小时，多晶珪材料浮栅 周围的绝缘层也相应减薄，造成浮栅内电子容易流失的问题(整个浮栅是导体)， 因此闪存单元面积^艮难向下缩小。发明内容本发明为解决现有闪存浮栅内电子容易流失，闪存单元面积很难向下缩小 的问题，提供了一种纳米硅材料侧壁结构复位闪存，由于纳米硅颗粒彼此相互 绝缘，能解决浮栅内电子容易全部流失的问题。为解决上述技术问题，本发明采用了如下技术方案一种纳米硅材料侧壁结构复位闪存，包括，衬底、位于衬底上的控制栅， 控制栅两侧各有一个侧壁，所述的侧壁上有纳米硅层，所述的纳米硅层由二氧 化硅、纳米硅和二氧化硅依次叠加而成。一种纳米硅材料侧壁结构复位闪存的制作方法，在完成轻摻杂源/漏区和控 制栅的制作之后，还包括如下步骤，3.1 、在控制栅两侧的侧壁上淀积纳米硅层；3.2、通过刻蚀的方法在控制栅的侧壁上形成侧壁浮栅；3.3、再进行源/漏极粒子注入形成晶体管的源极和漏极。一种纳米硅材料侧壁结构复位闪存的存储单元写入方法，在实现右侧存储 单元写入时，栅极电压Vg的范围是6V至30V，源极电压Vs的范围是0至20V, 漏极电压Vd的范围是0V至20V。一种纳米硅材料侧壁结构复位闪存的存储单元写入方法，在实现右侧存储 单元写入时，栅极电压Vg-10V,源极电压Vs-OV，漏极电压Vd二6V。一种纳米硅材料侧壁结构复位闪存的存储单元写入方法，在实现左侧存储 单元写入时，栅极电压Vg的范围是6V至30V,源极电压Vs的范围是0至20V， 漏极电压Vd的范围是0V至20V。一种纳米硅材料侧壁结构复位闪存的存储单元写入方法，在实现左侧存储 单元写入时，栅极电压Vg-10V,源极电压Vs-6V,漏极电压Vd-OV。一种纳米硅材料侧壁结构复位闪存的存储单元读入方法，在实现存储单元 读入时，栅极电压Vg的范围是lV至20V,源极电压Vs的范围是0至20V, 漏极电压Vd的范围是0V至20V。一种纳米硅材料侧壁结构复位闪存的存储单元读入方法，在实现存储单元 读入时，栅极电压Vg-3V,源极电压Vs-2V,漏极电压Vd-0.1V。一种纳米硅材料侧壁结构复位闪存的存储单元清零方法，在实现存储单元 清零时，栅极电压Vg的范围是-10V至IOV，源极电压Vs的范围是0至20V, 漏极电压Vd的范围是0V至20V。一种纳米硅材料侧壁结构复位闪存的存储单元清零方法，在实现存储单元 清零时，栅极电压Vg-OV，源极电压Vs-漏极电压Vd-10V。由于本发明采用了纳米硅层作为存储区，增强了闪存单元面积的微细化可 能性。
图1为纳米硅材料侧壁结构复位闪存结构图； 图2为纳米硅材料侧壁结构复位闪存右侧存储单元写入示意图； 图3为纳米硅材料侧壁结构复位闪存左侧存储单元写入示意图； 图4为纳米硅材料侧壁结构复位闪存存储单元读入示意图；图5为纳米硅材料侧壁结构复位闪存存储单元清零示意图。
具体实施方式
下面结合具体实施例对本发明一种纳米硅材料侧壁结构复位闪存(Side Wall Structure Multi-Level Flash with Nanocrystal Si Film )啦支详细的介绍，如图1所示， 本发明的纳米硅材料侧壁结构复位闪存包括，衬底1、位于衬底1上的控制栅4， 控制栅4两侧各有一个侧壁，左侧壁6,右侧壁5，衬底1的左侧为轻掺杂源区 2,引出源才及，右侧为轻^^杂的漏区3，引出漏才及，左侧壁6和右侧壁5上均有 纳米硅层7 ，其中纳米硅层7由二氧化硅、纳米硅和二氧化珪依次叠加而成。该纳米硅材料侧壁结构复位闪存的制作方法，在完成轻掺杂源/漏区和控制 栅的制作之后，还包括如下步骤2.1、 在控制4册两侧的侧壁上淀积纳米硅层；2.2、 通过刻蚀的方法在控制栅的侧壁上形成侧壁浮栅；2.3、 再进行源/漏极粒子注入形成晶体管的源极和漏极。 本纳米硅材料侧壁浮栅结构复位闪存，可以实现复位写入、存储单元读入，存储单元清零等功能。 一、复位写入a、 右侧存储单元写入如图2所示，在Vg-10V， Vs=0V， Vd-6V的条件下，沟道内有电子100 从源极端流到漏极端，部分电子通过热电子注入方式注入到右侧壁纳米硅浮栅 (即为纳米硅层)中，实现右侧存储单元写入。其中在实现右侧存储单元写入时，栅极电压Vg的范围是6V至30V,源极 电压Vs的范围是0至20V,漏极电压Vd的范围是0V至20V。b、 左侧存储单元写入如图3所示，在Vg-10V, Vs=6V， Vd-0V的条件下，沟道内有电子从漏极 端流到源极端，部分电子通过热电子注入方式注入到左侧壁纳米硅层中，实现 左侧存储单元写入。其中在实现左侧存储单元写入时，栅极电压Vg的范围是6V至30V,源极 电压Vs的范围是0至20V,漏极电压Vd的范围是0V至20V。二、 存储单元读入如图4所示，在Vg-3V， Vs=2V， Vd-0.1V的条件下，沟道内有电流从源 极端流到漏极端，右侧的纳米硅层有无电荷存储会影响沟，知悉大小，当右侧 的纳米硅层有电荷时，沟道内电流很小，反之当右侧的纳米硅层无电荷时，沟 道内电流很大，设定沟道内小电流状态为"0",设定沟道内大电流状态为"1", 这样纳米硅层有无电荷存储的状态可以作为区分存储"0"或"1"信息状态， 实现信息存储的功 負巨。其中在实现存储单元读入时，栅极电压Vg的范围是lV至20V，源极电压 Vs的范围是0至20V,漏极电压Vd的范围是OV至20V。同样原理，左侧纳米硅层有无电荷存储的状态也可以作为区分存储"0"或 'T，信息状态，这样实现一个晶体管的复位(Multi-Level)存储功能。三、 存储单元清零如图5所示，在Vg=OV， Vs-Vd-10V的条件下，存储在纳米硅层内的电子 在高电场下被激发到相邻的漏极端或源极端，通过漏极端或源极端流走。其中在实现存储单元清零时，栅极电压Vg的范围是-10V至IOV，源极电 压Vs的范围是0至20V,漏极电压Vd的范围是OV至20V。该结构与通用的CMOS工艺兼容，结构简单， 一个晶体管的两侧分别可以 作为一个存储单元，有效存储单元面积非常小，并可以延伸到65nm以下的制造 工艺上去。本发明提供一种纳米硅材料侧壁结构复位闪存，它采用侧壁纳米硅层作为存 储区，通过热电子注入使侧壁纳米硅层注入电荷，进而影响晶体管沟道电流。 这样侧壁纳米硅层有无电荷存储可以通过晶体管沟道电流的大小变化来感知。 侧壁纳米硅层有无电荷存储的状态可以作为区分存储"O"或'T，信息状态，实现信 息存储的功能。
权利要求
1、一种纳米硅材料侧壁结构复位闪存，包括，衬底、位于衬底上的控制栅，控制栅两侧各有一个侧壁，其特征在于，所述的侧壁上有纳米硅层。
2、 如权利要求1所述的一种纳米硅材料侧壁结构复位闪存，其特征在于，所述 的纳米硅层由二氧化硅、纳米娃和二氧化珪依次叠加而成。
3、 一种如权利要求1所述的纳米硅材料侧壁结构复位闪存的制作方法，其特征 在于，在完成轻掺杂源/漏区和控制栅的制作之后，还包括如下步骤3.1、 在控制栅两侧的侧壁上淀积纳米硅层；3.2、 通过刻蚀的方法在控制4册的侧壁上形成侧壁浮^^册；3.3、 再进行源/漏极粒子注入形成晶体管的源极和漏极。
4. 如权利要求1所述的一种纳米硅材料侧壁结构复位闪存的存储单元写入方法， 其特征在于，在实现右侧存储单元写入时，栅极电压Vg的范围是6V至30V, 源极电压Vs的范围是0至20V，漏极电压Vd的范围是0V至20V。
5、 如权利要求4所述的一种纳米硅材料侧壁结构复位闪存的存储单元写入方法， 其特征在于，在实现右侧存储单元写入时，栅极电压Vg=10V，源极电压Vs=0V， 漏极电压Vd=6V。
6、 如权利要求1所述的一种纳米硅材料侧壁结构复位闪存的存储单元写入方法， 其特征在于，在实现左侧存储单元写入时，栅极电压Vg的范围是6V至30V， 源极电压Vs的范围是0至20V，漏极电压Vd的范围是0V至20V。
7、 如权利要求6所述的一种纳米硅材料侧壁结构复位闪存的存储单元写入方法， 其特征在于，在实现左侧存储单元写入时，栅极电压Vg=10V,源极电压Vs=6V, 漏极电压Vd=0V。
8、 如权利要求1所述的一种纳米硅材料侧壁结构复位闪存的存储单元读入方法， 其特征在于，在实现存储单元读入时，栅极电压Vg的范围是lV至20V,源极 电压Vs的范围是0至20V，漏极电压Vd的范围是0V至20V。
9、 如权利要求8所述的一种纳米硅材料侧壁结构复位闪存的存^f诸单元读入方法， 其特征在于，在实现存储单元读入时，栅极电压Vg二3V,源极电压Vs-2V，漏 极电压Vd=0.1V。
10、 如权利要求1所述的一种纳米硅材料侧壁结构复位闪存的存储单元清零方 法，其特征在于，在实现存储单元清零时，栅极电压Vg的范围是-10V至IOV， 源极电压Vs的范围是0至20V,漏极电压Vd的范围是0V至20V。
11、 如权利要求IO所述的一种纳米硅材料侧壁结构复位闪存的存储单元清零方 法，其特征在于，在实现存储单元清零时，栅极电压Vg=0V,源极电压Vs-漏 极电压Vd-10V。
全文摘要
一种纳米硅材料侧壁结构复位闪存，包括，衬底、位于衬底上的控制栅，控制栅两侧各有一个侧壁，所述的侧壁上有纳米硅层，所述的纳米硅层由二氧化硅、纳米硅和二氧化硅依次叠加而成。本发明所提供的闪存单元面积具有微细化可能性。
文档编号H01L29/78GK101257027SQ20081003511
公开日2008年9月3日 申请日期2008年3月25日 优先权日2008年3月25日
发明者博 张 申请人:上海宏力半导体制造有限公司