专利名称：一种具有掺杂控制层的电阻存储器的制作方法
技术领域：
本发明属微电子技术领域，具体涉及一种具有掺杂控制层的电阻存储器。
背景技术：
存储器在半导体市场中占有重要的地位。由于便携式电子设备的不断普及，不挥发存 储器在整个存储器市场中的份额也越来越大，其中90%以上的份额被FLASH占据。但是由 于串扰(CROSS TALK)、以及隧穿层不能随技术代发展无限制减薄、与嵌入式系统集成等 FLASH发展的瓶颈问题，迫使人们寻找性能更为优越的新型不挥发存储器。最近电阻随机 存储器(Resistive Random Access Memory,简称为RRAM)因为其高密度、低成本、有很 强的随技术代发展能力等特点引起高度关注，其主要使用的材料有相变材料、多元氧化物 (如:SrZr03、 PbZrTi03、 Pr卜xCaxMn03)、 二元金属氧化物材料[1]。
图1是常规的电阻随机存储器结构，其中201是金属下电极，202是电阻存储薄膜， 203是金属上电极。虽然目前所报道的电阻存储器所用的电阻存储薄膜和金属电极的材料 各不相同，但基本都是采用金属电极一电阻存储薄膜一金属电极的三明治结构。
图2(a)是该常规的电阻存储单元的I一V特性曲线。曲线101表示起始态为高阻的IV 曲线，电压扫描方向如箭头所示，上下电极间所加电压从O开始向正向逐渐增大到VTs时， 电流会突然迅速增大，表明存储电阻从高阻突变成低阻状态。曲线ioo表示起始态为低阻 的状态。当电压由0向负向逐渐增大到V^时，电流达到最大值，此后电流会突然迅速减小， 表明存储电阻从低阻突变成高阻状态。在电信号作用下，器件可在高阻和低阻间可逆转换， 从而达到信号存储的作用。通常称从高阻转换为低阻的操作为置位(set)操作，从低阻 转换为高阻的为复位(reset)操作。
图2(b)是对数坐标系下，该常规的电阻存储单元做反复置位、复位操作的一组I-V曲 线。可以看到l和V^并不是一个稳定值，它有一个较大的波动范围。图2(c)是该常规 的电阻存储单元做反复置位、复位操作是时对应的低祖和高阻分布情况。图中也可以看出 复位后最大的高阻是最小高阻的数百倍，同样置位后的低阻分布也很分散，最大最小值间 也相差数十倍。上述的这些电学参数的不稳定性会给应用带来很多的麻烦，如操作电压 难以确定，操作功耗难以预测。
根据目前的研究结果，向电阻存储介质表面参杂可以稳定电阻随机存储器的电学参数，提高该器件性能[1][2]。例如，参考文献[l]认为NiO中掺少量Ti可以轻微的破坏Ni-0键， 增强氧离子在薄膜中的移动，这样使NiO电阻存储器的写操作速度有明显的提高，该器件 的写操作电压，高、低阻态阻值也明显稳定。当前一种的掺杂方法是让掺杂金属直接和存 储介质接触，实现扩散掺杂[1][3]，因此掺杂方法掺杂量较难控制，对于只需要低掺的金属 氧化物电阻存储薄膜并不适用，例如，Cux0电阻存储层表面掺少量Ta可以起到提降低器 件功耗，稳定器件性能的作用，但Ta和Cu,O薄膜直接接触参杂会使Cux0中Ta含量过高 而导致器件开关性能丧失。
发明内容
本发明的目的在于提供一种具有高电学性能的电阻存储器。
本发明提供的电阻存储器是一种具有掺杂控制层的电阻存储器。它通过所述掺杂控制 层实现对所述电阻存储器中的电阻存储介质层的可控掺杂，从而提高电阻存储器的电学性 能。
本发明所提供的电阻存储器包括
下电极层；
电阻存储介质层；
直接与存储介质层相接触的惨杂控制层； 以及，上电极层。
所述掺杂控制层可以是位于所述电阻存储介质层和所述上电极层之间，也可以是位于 所述电阻存储介质层和所述下电极层之间。
其中，所述惨杂控制层用来实现对所述电阻存储介质层的金属元素掺杂，以及掺杂含 量控制，它可以为金属氮化物、金属氧化物或金属氮氧化物薄膜；该择杂控制层可以是同 种材料构成的单层薄膜，或者由不同种材料够成的复合层薄膜。
所述掺杂控制层位于所述电阻存储介质层和所述上电极层之间时，所述上电极层同时 可以作为实现对存储电阻层的掺杂金属，所述上电极层可以为单质金属层，或多种金属的 合金层，或非化学计量比的金属化合物层，或多种非化学计量比的金属化合物的混合物层。 所述掺杂控制层是位于所述电阻存储介质层和所述下电极层之间时，所述下电极层同时可 以作为实现对存储电阻层的掺杂金属，所述下电极层可以为单质金属层，或多种金属的合 金层，或非化学计量比的金属化合物层，或多种非化学计量比的金属化合物的混合物层。 所述上电极层可以为单层金属层，也可以是复合层金属层；所述下电极层可以为单 层金属层，也可以是复合层金属层。所述电阻存储介质层是用以实现电阻转换的存储层，其可以在电学信号的作用下，实 现高阻态和低阻态之间的转换。所述电阻存储介质层可以是CuO， WO， Ti0， Ni0， Hf0， Zn0， Zr0' Fe0' Ta0， CoO， Nb0， LiNiO， InZnO， V0， SrZrO， SrTiO, Cr0中的一种，其中几禾中 的混合物，也可以是上述金属氧化物中两种的叠层。
本发明中，所述的电阻存储介质层的厚度为1-300mn，惨杂控制层的厚度为0. 5-lOOnm，
上、下电极层厚度没有限制，可以为100-300咖，但不限于此。
本发明提供的电阻存储器，其主要特征在于在所述电阻存储介质层与所述上电极之
间、或者所述电阻存储介质层与所述下电极之间插入一层掺杂控制层，上电极或者下电极
的金属元素可以扩散经过所述掺杂控制层对所述电阻存储介质层进行金属元素掺杂，并且
通过调节所述掺杂控制层的成分和厚度可达到控制对电阻存储介质层掺杂量的目的，通过
选择与掺杂控制层直接相接触的上电极或者下电极的材料，可以实现对电阻存储层的掺杂
元素的选择。由于对存储电阻层的摻杂元素以及掺杂元素的含量具有可控性，因此使本发
明所提供的电阻存储器具有电学性能稳定、功耗低、编程极性可控的优点。
图l常规的电阻随机存储器结构。
图2a常规的电阻存储器的I-V特性曲线。
图2b常规的电阻存储单元做反复置位、复位操作的一组I-V曲线。
图2c常规的电阻存储单元做反复置位、复位操作是时对应的低阻和高阻分布图。
图3本发明所提供的电阻存储器的第一个实施例的横截面结构图。
图4本发明所提供的电阻存储器的第二个实施例的横截面结构图。
图5本发明所提供的电阻存储器的第三个实施例的横截面结构图。
图6本发明所提供的电阻存储器的第四个实施例的横截面结构图。
图7本发明所提供的电阻存储器的第五个实施例的横截面结构图。
图8(a)本发明一种具体实施例器件的I-V特性曲线。
图8(b)本发明一种具体实施例电阻存储器与常规电阻存储器的高、低阻统计分布比 较图。
图中标号100为初始态为低阻的置位操作电压扫描曲线，101为初始态为高阻的电 压扫描曲线，102为初始态为低阻电压扫描曲线，201为下电极，202为电阻存储介质层， 203为上电极，204为绝缘介质层，205为掺杂控制层，206为标准大马士革铜互连工艺中 的TaN层，207为标准大马士革铜互连工艺中的Ta层，208为标准大马士革铜互联工艺中 Cu通孔导线，111为本发明一具体电阻存储器的低阻统计分布曲线，112为本发明一具体电阻存储器的高阻统计分布曲线，121为常规电阻存储器的低阻统计分布曲线，122为常
规电阻存储器的高阻统计分布曲线。
具体实施例方式
在下文中结合图示在参考实施例中更完全地描述本发明，本发明提供优选实施例，但 不应该被认为仅限于在此阐述的实施例。在图中，为了清楚放大了层和区域的厚度，但作 为示意图不应该被认为严格反映了几何尺寸的比例关系。
在此参考图是本发明的理想化实施例的示意图，本发明所示的实施例不应该被认为仅 限于图中所示的区域的特定形状，而是包括所得到的形状，比如制造引起的偏差。例如干 法刻蚀得到的曲线通常具有弯曲或圆润的特点，但在本发明实施例图示中，均以矩形表示， 图中的表示是示意性的，但这不应该被认为限制本发明的范围。
参考图3是本发明所提供的电阻存储器的第一个实施例的横截面结构图。如图3所示，
掺杂控制层205位于上电极203和电阻存储介质层202之间。所述电阻存储器下电极201
可以是使用标准大马士革工艺形成的铜下电极；或是用化学气相沉积的方法形成的W下电
极；或是其它金属或金属化合物，其包含但不限于钛、铂、氮化钛(TiN)或氮化铝钛(TiAlN);
下电极201也可是金属和半金属的复合层。下电极201可以用物理溅射、化学反应溅射、
物理汽相沉积、化学汽相沉积或电化学沉积(ECP)等方法形成。
电阻存储介质层202在下电极201上沉积形成，电阻存储介质层202可以是CuO， WO，
TiO， NiO， HfO， ZnO， ZrO， FeO， TaO， CoO， NbO， LiNiO， InZnO， VO， SrZrO， SrTiO，
CrO中的一种，或多种的混合物。电阻存储介质层202可以用热氧化或化学反应溅射或物
理汽相沉积或化学汽相沉积或原子层淀积(ALD)的方法制作。
掺杂控制层205在下电极202上形成，介质薄膜205可以是金属氮化物、金属氧化物 或金属氮氧化物薄膜，其包括但不限于TaN， TiN， TaON, TiON。掺杂控制层205应有一定 的导电性能，其电阻应小于2.33R。ff (R。n存储薄膜为低阻态电阻)。可以使用物理溅射、化 学反应溅射、物理汽相沉积、化学汽相沉积或原子层淀积(ALD)等方法制作。
上电极203在掺杂控制层205上形成，在此实施例结构中上电极203是含有所需掺杂 金属元素的薄膜层，该层可以是金属，或是金属对应的非化学剂量比的化合物，其包括是 但不限于Ta， Ti， Ni， Zn， Ru， Cu， In， Ir和这些金属对应的非化学剂量比的氮化物或 氧化物。其作为电极层薄膜应有良好的导电性能，其电阻应小于R皿(R。n存储薄膜为低阻态 电阻)。可以通过物理溅射、化学反应溅射、物理汽相沉积、化学汽相沉积等方法形成。
掺杂控制层205对上电极203中掺杂金属元素的离子扩散有半透过作用，通过控制掺 杂控制层薄膜205的厚度可以调节扩散透过的掺杂金属的量，从而到达可控掺杂的目的。合理的掺杂剂量可以到达稳定电学性能、或降低功耗、或调整编程极性优化目的，也可以
同时达到上述2个或3个优化目的。
参考图4是本发明所提供的电阻存储器的第二个实施例的横截面结构图。如图4所示，
此实施例中，掺杂控制层205位于电阻存储介质层202与下电极层201之间，这种结构中，
下电极201是含有所需掺杂金属元素的薄膜层，该层可以是金属，或是金属对应的非化学
剂量比的化合物，其包括是但不限于Ta， Ti， Ni， Zn， Ru， Cu， In， Ir和这些金属对应
的非化学剂量比的氮化物或氧化物。其作为电极层薄膜应有良好的导电性能，其电阻应小
于L (R。n存储薄膜为低阻态电阻)。可以用物理溅射、化学反应溅射、物理汽相沉积、化
学汽相沉积等方法形成。该结构的上电极为金属或半金属，其包含但不限于钛、钼、氮化
钛(TiN)或氮化铝钛(TiAlN)，电极也可是金属和半金属的复合层，可以用物理溅射、
化学反应溅射、物理汽相沉积、化学汽相沉积等方法形成。电阻存储介质层202和掺杂控
制层205的材料和制作方法与图3所示实施例中介绍的相同。
参考图5是本发明所提供的电阻存储器的第三个实施例的横截面结构图。如图5所示，
此实施例中，电阻存储介质层是金属氧化物的双层薄膜结构，第一种电阻存储介质薄膜202
在下电极201上形成，材料和制作方法与图4所示实施例中介绍的相同。第二种电阻存储
介质薄膜212在下第一种电阻存储介质薄膜202上形成，其材料可以是CuO， WO， TiO，
NiO， HfO， ZnO, ZrO， FeO， TaO, CoO， NbO， LiNiO， InZnO， VO， SrZrO， SrTiO, CrO中
的一种，或多种的混合物，但组成成分区别于第一种电阻存储介质薄膜202。其可以用化
学反应溅射或物理汽相沉积或化学汽相沉积或原子层淀积(ALD)等的方法制作。下电极
201，上电极203和掺杂控制层薄膜205的材料和制作方法与图3所示实施例中介绍的相同。
参考图6是本发明所提供的电阻存储器的第四个实施例的横截面结构图。如图6所示， 其与参考图5所示实施例区别在于掺杂控制层205位于双层电阻存储介质层202、 212与 下电极层201之间。此实施例中，掺杂控制层205的材料和制作方法与图3所示实施例中 介绍的相同，下电极201和上电极203的材料和制作方法与图4所示实施例中介绍的相同， 双层电阻存储介质层202、 212的材料和制作方法与图五所示实施例中介绍的相同。
参考图7是本发明所提供的电阻存储器的第五个实施例的横截面结构图。如图7所示， 该实施例结构在标准大马士革铜互连工艺形成，上电极203由非化学剂量比的标准大马士 革铜互连工艺中的TaN层与标准大马士革铜互连工艺中的Ta层207及铜线层组成的3层 复合层结构。下电极201是铜互连中铜线层。绝缘介质层204在下电极层201上形成并利 用光刻工艺形成窗口，电阻存储介质薄膜202在下电极201上形成，其可以是CuO， WO，Ti0， Ni0， Hf0， Zn0， Zr0， Fe0' Ta0， CoO， NbO, LiNiO， InZnO， V0, SrZrO， SrTiO， Cr0中的一种，或多种的混合物。可以通过热氧化、等离子氧化、物理汽相沉积、化学汽 相沉积、原子层淀积(ALD)等方法形成，此具体实施例中提供一种直接等离子氧化下电 极Cu201得到的Cux0作为电阻存储介质层202的方法。掺杂控制层205在下电极202上 形成，掺杂控制层205可以是金属氮化物、金属氧化物或金属氮氧化物薄膜，其包括但不 限于TaN， TiN， TaON， TiON。掺杂控制层薄膜应有一定的导电性能，其电阻应小于2. 33R。lf (R。n存储薄膜为低阻态电阻)。可以使用物理溅射、化学反应溅射、物理汽相沉积、化学汽 相沉积或原子层淀积(ALD)等方法制作后再经化学机械抛光(CMP)，或光刻的方法形成 图7所示的图形。上电极层203在掺杂控制层205上形成，使用标准大马士革铜互连工艺 制作。在此具体实施例中大马士革工艺形成的非化学剂量比的标准大马士革铜互连工艺 中的TaN层与标准大马士革铜互连工艺中的Ta层共同提供掺杂金属Ta，通过掺杂控制层 205对电阻存储介质层202掺杂，并控制其掺杂含量。
接下来，进一步将结合图3所示实施例结构说明使用本发明的电阻随机存储器在性能 上的改进。下电极201是铜互连中铜线层，直接等离子氧化Cu下电极201得到的厚度为 100nm CuxO电阻存储介质层202 ，再用化学反应溅的方法形成厚度为15nm TaN掺杂控制 层205，然后用溅射的方法形成厚度为10nm Ru金属层和50nra Cu金属层的复合上电极层 203。通过15nm的TaN掺杂控制层，实现对CuxO电阻存储介质层202的金属Ru掺杂，Ru 金属元素在CuxO电阻存储介质层202中掺杂的分布及其含量稳定。图8(a)展示此器件在 编程极性上的改进，曲线101和102表示起始态为高阻的IV曲线，可以看到上电极加正 压时不能实现置位(set)操作，置位操作只能用负向电压。但复位(reset)仍可以用正 向操作实现(如曲线100所示)。图8 (b)展示了此器件在稳定高阻态或者低阻态的阻值 的效果。低阻分布曲线111和高阻分布曲线112为此器件的高阻和低阻分布情况。低阻分 布曲线121和高阻分布曲线122为没有使用掺杂控制层时器件高阻和低阻分布情况。可以 看出适用本发明结构后高阻态和低阻态的分布集中了很多。
在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当 理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。 参考文献
<formula>formula see original document page 8</formula>[2] Kyoobo Jung， Joonhyuk Choi, Yongmin Kim， "Resistance Switching Characteristics in Li-doped Ni0，， J如p7.尸/ j^… ra丄甜，尸，鹏鹏 Dongsoo Lee， Dong_jun Seong， Hye jung Choi， "Excellent uniformity and reproducible resistance switching characteristics of doped binary metal oxides for non-volatile resistance memory applications" H 7fec力"ig. ， 2007 。
权利要求
1.一种具有掺杂控制层的电阻存储器，包括下电极层、电阻存储介质层和上电极层，其特征在于所述电阻存储器还包括与电阻存储介质层直接相接触的掺杂控制层。
2. 根据权利要求1所述电阻存储器，其特征在于所述掺杂控制层为金属氮化物、金 属氧化物或金属氮氧化物薄膜。
3. 根据权利要求1所述电阻存储器，其特征在于所述掺杂控制层位于所述电阻存储 介质层和所述上电极层之间。
4. 根据权利要求1或3所述电阻存储器，其特征在于所述上电极层为单质金属层， 或多种金属的合金层，或非化学计量比的金属化合物层，或多种非化学计量比的金属化合 物的混合物层。
5. 根据权利要求1所述电阻存储器，其特征在于所述掺杂控制层位于所述电阻存储 介质层和所述下电极层之间。
6. 根据权利要求1或5所述电阻存储器，其特征在于所述下电极层为单质金属层， 或多种金属的合金层，或非化学计量比的金属化合物层，或多种非化学计量比的金属化合 物的混合物层。
7. 根据权利要求1所述电阻存储器，其特征在于所述上电极层为单层金属层，或者 为复合层金属层。
8. 根据权利要求1所述电阻存储器，其特征在于所述下电极层为单层金属层，或者 为复合层金属层。
9. 根据权利要求1所述电阻存储器，其特征在于所述存储介质层为一种金属氧化物， 或多种金属氧化物的混合物，或不同种金属氧化物的复合叠层。
全文摘要
本发明属微电子技术领域，具体涉及一种具有掺杂控制层的电阻存储器。该电阻存储器包括上电极、下电极、用于实现电阻值的存储转换的电阻存储介质层、用来实现对所述电阻存储介质层的金属元素掺杂及其掺杂含量控制的掺杂控制层。掺杂控制层与电阻存储介质层直接，上电极或者下电极中的金属元素透过掺杂控制层向存储介质层表面扩散，以实现对电阻存储介质层的可控低掺杂，从而达到稳定电阻存储器的电学性能的目的。
文档编号H01L45/00GK101315969SQ20081003960
公开日2008年12月3日 申请日期2008年6月26日 优先权日2008年6月26日
发明者鹏 周, 明 尹, 林殷茵 申请人:复旦大学