制造记忆体的方法、记忆装置及操作存取记忆装置的方法

专利名称：制造记忆体的方法、记忆装置及操作存取记忆装置的方法
技术领域：
本发明涉及一种记忆体的结构与其制造方法和操作方法，特别是涉及 一种制造记忆体的方法、记忆装置及操作存取记忆装置的方法。
背景技术：
动'态F逸才几存耳又i己'l'乙体(dynamic random access memory, DRAM， ？卩动'态 随机存取内存)是一主要半导体产品，其是应用在电脑核心记忆体与许多其 他电子消费装置中。动态随机存取记忆体记忆单元中两种常使用的布局设 计是平面记忆单元与堆叠记忆单元。在一平面记忆单元(本文中的单元，即 为胞，即记忆体的每一个储存单元称做记忆元或记忆胞(Cell ),胞即为单 元，以下均称为单元)结构中，该记忆单元是由该基板开始建构。该记忆单 元的电容是由位在该多晶硅记忆单元板与该基板之间的一介电二氧化硅层 所形成。在一堆叠记忆细单元结构中，该记忆单元如同该平面记忆单元是 由该基板开始建构。而该介电层是部分夹于两层多晶硅之间，以产生一大 面积的电容表面。
请参阅图1所示，是一现有传统的平面电容动态随机存取记忆体的结 构示意图，是绘示现有习知技术的具有1位元记忆单元的一平面电容动态 随机存取记忆体100的示意图。该记忆体结构100,包含一金氧半(MOS)电 晶体101与一电容103。该记忆体结构100包含具有n+杂质扩散区域105 的一 p-型基板102。 一通道氧化物层104是形成在p-型基板102作为MOS 电晶体101的一源极105a与一漏极105b的n+杂质区域105之上。 一多晶 硅层106是形成在该通道氧化物层104之上。该多晶硅层的一第一部位106a 作为MOS电晶体101的一控制栅极(栅极即为闸极，本文均称为栅极)之 用。而该多晶硅层的一第二部位106b形成该储存电容103的部分。该记忆 结构可被配置在一个或多个阵列中。在此等配置中，每一电容103功能为 可4渚存一记忆位元的一记忆元件。每一 MOS电晶体101通过字元线、位元 线及感测放大器(未示)来控制该记忆储存元件的写入、抹除及读取，就如 同本领域技术人员所熟知。因为消费性电子产品密度增加的需求，记忆装 置有必要在记忆晶片中占更少的空间。然而，为了维持资料侦测和保留，在 该储存电容的大小上能有较少的着墨点，使得采用传统的动态随机存取记 忆体要增加密度是非常的困难。
请参阅图2所示，是绘示一现有传统的绝缘层上覆硅(SOI)捕捉动态随
机存取记忆体的结构示意图，是绘示现有习知技术的具有1位元记忆单元的
一无电容绝缘层上覆硅(SOI)捕捉动态随机存取记忆体200的示意图。该记 忆结构200，包含一 p-型基板202。 一氧化物层204 (例如二氧化硅)形成 于该p-型基板202之上，以及一硅层206形成于该氧化物层204之上，已完 成该绝缘层上覆硅(SOI)(硅-绝缘-硅)多层结构。该硅层包含n+杂质扩散区 域205,而做为一源极205a与一漏极(本文中的漏极，即为汲极，以下均称 为漏极)205b之用。 一氧化物层208形成于该硅层206之上，以及一栅极氧 化物层210形成于该氧化物层208之上。而该栅极氧化物层210做为一控 制栅极之用。在操作上，施加控制电压于该控制栅极、源极和漏极，而从该 硅层206注射或移除电荷载子。该电荷是被"捕捉"在该硅层206，而不是 被储存在一储存电容。该硅层206 (或称浮动体)做为一电荷储存层之用。举 例来说，记忆装置200的该绝缘层上覆硅多层结构可以使用一氧气离子束 布植制程来形成一埋入的二氧化硅层。替代的方式，可以使用晶圓接合制 程或其他在现有习知技术中所熟知的方法之一来达成。该无电容绝缘层上 覆硅结构200比起图1所示的平面电容动态随机存取记忆体100需要更少 的空间，但仍是需要一种更简单的记忆结构制程。此外也因为消费性电子 产品密度增加的需求，需要对每一记忆单元可储存超过1位元资料的记忆 装置。
请参阅图3所示，是绘示一快闪记忆装置的结构示意图，是绘示现有 习知技术的具有1位元记忆单元浮动栅极电性可抹除程式化只读记忆体 (EEPROM)快闪记忆体的一金属-氧化物-氮化物-氮化物-硅(MO丽S)记忆结 构300的示意图。该记忆结构300，包含具有n+杂质扩散区域303的一 p-型基板302,而该n+杂质扩散区域303做为一源极303a与一漏极303b之 用。 一第一氮化物层304 (例如氮化硅)形成在该p-型基板302之上。 一第 二氮化物层306 (例如氮化硅)形成在该第一氮化物层304之上。 一氧化物 层308形成在该第二氮化物层306之上。 一金属层310形成在该氧化物层 308之上。在操作上，该第二氮化物层306做为电荷捕捉及储存层之用，而该 第一氮化物层304仅做为一低阻障高度介电层之用。比起图2所示的无电 容绝缘层上覆硅(SOI)捕捉动态随机存取记忆体200,该MONNS快闪记忆体结 构300具有一更简单的制程。然而，却不适用于高速记忆体应用，例如动态 随机存取记忆体。此外，也因为消费性电子产品密度增加的需求，需要对 每一记忆单元可储存超过1位元资料的记忆装置。

发明内容
本发明的目的在于提供一种新的制造记忆体的方法，所要解决的技术 问题是使其尤其应用于挥发性记忆体，例如是动态随机记忆体，非常适于实用。
本发明的另 一 目的在于提供一种新型结构的记忆装置，所要解决的技 术问题是使其尤其可以利用于挥发性记忆体，非常适于实用。
本发明的还一目的在于，提供一种新的操作存取记忆装置的方法，所要 解决的技术问题是使其可以用来操作上述的新的记忆体，能够达成在记忆 单元中储存多位元的方法，从而更加适于实用。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据
本发明提出的一种制造记忆体的方法，其包括以下步骤 一基板； 一电荷储
存层，形成于该基板之上与该基板直接接触； 一绝缘层，形成于该电荷储
存层之上；以及一多晶硅层，形成于该绝缘层之上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的制造记忆体的方法，其中所述的形成该电荷储存层包含由硅丰
氮化物、氮化硅、氮氧化硅、氧化硅、二氧化硅、氮化锗、氧化锗及氮氧
化锗之一所形成。
前述的制造记忆体的方法，其中所述的电荷储存层储存n个位元，而n 是一整数，该电荷储存层藉由施加一电压来设定或重置该记忆单元的临界 电压Vt至2"阶层之一，来捕捉注射出的电荷载子。
前述的制造记忆体的方法，其中所述多晶硅层是做为一控制栅极之用。
前述的制造记忆体的方法，其中所述的绝缘层是做为防止电荷由该电 荷储存层流失之用。
前述的制造记忆体的方法，其中所述的形成该绝缘层是包含由二氧化 硅、氮化硅、氧化铝及氧化铪之一层所形成。
本发明的目的及解决其技术问题还采用以下的技术方案来实现。依据 本发明提出的一种记忆装置，其包含 一电荷储存层，形成于一导电性材料 的基板之上，并与导电性材料直接接触； 一绝缘层，形成于该电荷储存层之 上；以及一多晶硅层，形成于该绝缘层之上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的记忆装置，其中所述的电荷储存层包含硅丰氮化物、氮化硅、氮 氧化硅、氧化硅、二氧化硅、氮化锗、氧化锗及氮氧化锗之一。
前述的记忆装置，其中所述的电荷储存层储存n个位元，而n是一个 整数，该电荷储存层藉由施加一电压来设定或重置该记忆单元的临界电压 Vt至27介层之一，来捕捉注射出的电荷载子。
前述的记忆装置，其中所述的多晶硅层是做为一控制栅极之用。
前述的记忆装置，其中所述的绝缘层是做为防止电荷由该电荷储存层 流失之用。
前述的记忆装置，其中所述的绝缘层包含二氧化硅、氮化硅、氧化铝及氧化铪之一。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依 据本发明提出的一种操作存取记忆装置的方法，该记忆装置被组设于一电
荷储存层中储存n个位元，而n是一整数，该电荷储存层藉由施加一电压来 设定或重置该记忆单元的临界电压Vt至2"阶层之一，来捕捉注射出的电荷 载子，而该记忆单元被一多晶硅控制栅极所控制，其中，该操作存取记忆 装置的方法包括以下步骤藉由施加一第一电压至该控制栅极，来程式化该 记忆单元至代表复数位元之一的第一 2"复数阶层；以及经过一段时间后更 新该记忆单元，来重新程式化该记忆单元至该第一 2"复数阶层。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。 前述的操作存取记忆装置的方法，其更包含藉由施加一第二电压至 该控制栅极，来抹除该记忆单元至代表该记忆单元的一抹除状态的一第二 2n复数阶层。
前述的操作存取记忆装置的方法，其中所述的抹除该记忆单元发生于 重新程式化该记忆单元之前。
前述的操作存取记忆装置的方法，其中所述的抹除该记忆单元发生于 重新程式化该记忆单元之后以储存新的n个位元。
前述的4喿作存取记忆装置的方法，其更包含藉由施加一第三电压至该 控制栅极，来程式化该记忆单元至代表n个位元的一第三2n复数阶层。
本发明与现有技术相比具有明显的优点和有益效果。由以上技术方案 可知，本发明的主要技术内容如下
本发明提供了 一种包含至少一多阶记忆单元的一捕捉动态存取记忆装 置。每一多阶记忆单元被组态来储存n个位元(而n是一整数)，其中该复
数位元是藉由在一电荷储存层捕捉电荷载子被储存，而该电荷载子是藉由 施加一电压来设定或重置该记忆单元的临界电压Vt至2"阶层之一。
本发明另揭露了 一种包含复数个多阶记忆单元的一捕捉动态存取记忆 装置。每一多阶记忆单元具有一控制栅极及一电荷储存层还储存n个位元 (而n是一整数)，而该电荷储存层藉由施加一电压来设定或重置该记忆单 元的临界电压Vt至2"阶层之一，来捕捉注射出的电荷载子。该记忆装置更 包含复数个耦合于该记忆单元的该控制栅极和该电荷储存层的字元线及位 元线。
本发明再提供了 一种制造一多阶记忆单元捕捉动态存取记忆装置。其 在一基板上形成源极与漏极区域。 一电荷储存层形成于该基板之上。 一绝 缘层形成于该电荷储存层之上。 一多晶硅层形成于该绝缘层之上。
本发明还提供了一种程式化、抹除、及重新程式化一捕捉动态随机储 存记忆装置，而其具有一多阶记忆单元被组态来储存n个位元(而n是一整
数)，而该电荷储存层藉由施加一电压来设定或重置该记忆单元的临界电压 Vt至2"阶层之一，来捕捉注射出的电荷载子，而该记忆单元被一多晶硅控制 栅极所控制。藉由施加一第一电压至该控制栅极，来程式化该记忆单元至代
表n个位元的一第一 2"复数阶层。经过一段时间后更新该记忆单元，来重新 程式化该记忆单元至该第一 2"复数阶层。藉由施加一第二电压至该控制栅 极，来^^未除该程式化的记忆单元至代表该记忆单元的一"t未除状态的一第二 2'1 复数阶层。而为了储存n个位元，抹除该记忆单元可发生在重新程式化该 记忆单元之前，或可发生在重新程式化该记忆单元之后。
借由上述技术方案，本发明制造记忆体的方法、记忆装置及操作存取 记忆装置的方法至少具有下列优点及有益效果
1、 本发明的新的制造记忆体的方法，尤其可以用来制造挥发性记忆体。
2、 本发明的一种新的记忆装置，尤其可以利用于挥发性记忆体。
3、 本发明的操作存取记忆装置的方法，可以用来操作以上所述的新的 记忆装置，能够达成在记忆单元中储存多位元的方法。
综上所述，本发明是有关于一种制造记忆体的方法、记忆装置及操作 存取记忆装置的方法，是揭露一种具有至少一多阶记忆单元的记忆装置，以 及每一多阶记忆单元被组态来储存n个位元(而n是一整数)，其中该复数 位元是储存至一电荷储存层，而藉由施加一电压来设定或重置该记忆单元 的临界电压Vt至2"阶层之一，来捕捉注射出的电荷载子。每一记忆单元可 以程式化至一复数个2"阶层之一，其中每一阶层代表n个位元。本发明具 有上述诸多优点及实用价值，其不论在方法、产品结构或功能上皆有较大改 进,在技术上有显著的进步，并产生了好用及实用的效果，从而更加适于实 用，诚为一新颖、进步、实用的新设计。
前述的发明内容与接下来的具体实施方式
，应当参照附加的相关例示 性图式时会有更佳的理解。然而，可以理解的是，本发明并不局限于图式中 所呈现的布置排列与构造。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的 技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和 其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附 图，详细说明如下。


图1是绘示一现有传统的平面电容动态随机存取记忆体的结构示意图。 图2是绘示一现有传统的绝缘层上覆硅(SOI)捕捉动态随机存取记忆体 的结构示意图。
图3是绘示一快闪记忆装置的结构示意图。
图4是绘示一多阶记忆单元(MLC)捕捉动态随机存取记忆体(TDRAM)的
一实施例的示意图。
图5A至图5B是绘示程式化与抹除一单阶记忆单元捕捉动态随机存取
记忆体的记忆装置实施例的示意图。
图6A至图6D是绘示程式化与抹除一多阶记忆单元捕捉动态随机存取
记忆体的记忆装置实施例的示意图。
图7是绘示在一多阶记忆单元捕捉动态随机存取记忆体中，程式化、更
新与抹除资料的方法的一流程图。
图8是绘示在一多阶记忆单元捕捉动态随机存取记忆体中，程式化、更
新与抹除资料的方法的一流程图。
100:电容动态随机存取记忆体 101: M0S电晶体
103:电容 104:通道氧化物层
105、 205: n+杂质扩散区域 105a、 205a、 303a:源极
105b、 205b、 303b:漏极 106:多晶硅层
106a:多晶硅层的第一部位 106b:多晶硅层的第二部位
200:无电容绝缘层上覆硅捕捉动态随机存取记忆体
202、 302、 402: p-型基板 204、 208、 406:氧化物层
206:石圭层 210: 4册4及氧化物层
300:金属-氧化物-氮化物-氮化物-硅记忆结构
303、 403: n+杂质扩散区域 304:第一氮化物层
306:第二氮化物层 308:金属层
400:多阶记忆单元捕捉动态随机存取记忆体
403a、 503a、 603a:源才及 403b、 503b、 603b:漏才及
404、 504、 604:氮化物层 408:多晶栅极层
502、 602:基板
具体实施例方式
为了更进一步阐述本发明为达成预定发明目的所采取的技术手段及其 功效，以下结合附图及较佳实施例，对依据本发明提出的制造记忆体的方 法、记忆装置及操作存取记忆装置的方法其具体实施方式
、方法步骤、结 构、特征及其功效，详细说明如后。
有关本发明的前述及其他技术内容、特点及功效，在以下配合参考图 式的较佳实施例的详细说明中将可清楚呈现。通过具体实施方式
的说明，当
;了解，'然而所附图式仅是提供参考与说明之用，并非用来对本发明力:以 限制。
本发明的例示性实施例可参照所揭露实施例的相关图式做为参考。若 可能，各图式间若为相同元件则使用相同的元件标号。以下实施例是藉由 使用一多阶记忆单元结构、 一简单的制程、以及在程式化与抹除操作上更 快的反应时间，而提供一可储存高密度位元的更密集记忆单元结构，来克 服在先前现有技术中记忆装置的缺点。
请参阅图4所示，是绘示一多阶记忆单元(MLC)捕捉动态随机存取记忆 体(TDRAM)的一实施例的示意图。该记忆结构400,包含具有n+杂质扩散区 域403的一 p-型基板402,而该n+杂质扩散区域403是做为一源极403a与 一漏极403b之用。 一电荷储存层，在此所示是为氮化物层404 (例如氮化 硅)形成在该p-型基板402之上。举例来说，该电荷储存层可以包含硅丰氮 化物、硅丰氮化硅、硅丰氮氧化硅、硅丰氧化硅、锗丰氮化锗、锗丰氧化 锗、及锗丰氮氧化锗的一层。 一绝缘层，在此所示为氧化物层406,形成在该 氮化物层404之上。该氧化物层406可包含例如二氧化硅、氮化硅、氧 化铝、氧化铪或其他高介电是数的阻障材料。 一多晶栅极层408形成在该 氧化物层406之上，其是做为一控制栅极之用。在操作上，该氮化物层404 做为电荷捕捉和储存层之用。
接下来，将描述具有一多阶记忆单元捕捉动态随机存取记忆体的记忆 装置的各种操作。请参阅图5A至图5B所示，是绘示程式化及抹除一单阶 记忆单元捕捉动态随机存取记忆体的记忆装置实施例的示意图。在此等实 施例中， 一记忆装置中每一记忆单元储存1位元，而对应至两种不同的状 态0和1。在图5A中，藉由施加一控制栅极电压(Vg^8V)配合着一源极503a 电压(Vs=OV)、 一漏极503b电压(Vd=OV)和一基板502电压(Vsub=OV),来进 行程式化将一资料位元储存在该记忆单元中(例如，将该记忆单元程式化至 O状态)。如此，电子将由该漏极503b区域被注射至该电荷储存层(在此所 示为氮化物层504)以及被捕捉。该氧化物层506做为一绝缘层之用。电子 注射至该氮化物层504提高该记忆单元的临界电压Vt并程式化该记忆单 元。
在图5B中，藉由施加一控制栅极电压(Vg二 - 18V)配合着一源极503a 电压(Vs-OV)、 一漏极503b电压(Vd-OV)和一基板502电压(Vsub=OV),而抹 除该资料位元(例如，将该记忆单元抹除至1状态)。如此，空穴(本文中的空 穴，即为电洞，以下均称为空穴)将由该漏极503b区域被注射至该氮化物层 504 (例如移除电子)。如此降低该记忆单元的临界电压并抹除该记忆单元。
请参阅图6A至图6D所示，是绘示程式化及抹除一多阶记忆单元捕捉 动态随机存取记忆体的记忆装置实施例的示意图。在此等实施例中， 一记忆 装置中每一记忆单元储存2位元，而对应至四种不同状态QO、 01、 10和 11。在图6A中，藉由施加一控制栅极电压(Vg=20V)配合着一源极603a电压
(Vs=0V)、 一漏极603b电压(Vd=0V)和一基板602电压(Vsub=0V),来程式化 该记忆单元至该00状态。如此，电子将由该漏极603b区域被注射至该电荷 储存层(在此所示为氮化物层604)以及被捕捉。该氧化物层606做为一绝缘 物之用。电子注射至该氮化物层604提高该记忆单元的临界电压Vt至一第 一阶层Vtl，并程式化该记忆单元至该QQ状态。
在图6B中，藉由施加一控制栅极电压(Vg^8V)配合着一源极603a电 压(Vs=0V)、 一漏极603b电压(Vd=0V)和一基板602电压(Vsub=0V),来程式 化该记忆单元至该01状态。如此，电子将由该漏才及603b区域^t注射至该 氮化物层604以及被捕捉。该氧化物层606做为一绝缘层之用。电子注射 至该氮化物层604提高该记忆单元的临界电压Vt至一第二阶层VU (较低于 Vtl)，并程式化该记忆单元至该01状态。
在图6C中，藉由施加一控制栅极电压(Vg-16V)配合着一源极603a电 压(Vs=0V)、 一漏才及603b电压(Vd=0V)和一基板602电压(Vsub=0V)，来程式 化该记忆单元至该10状态。如此，电子将由该漏极603b区域一皮注射至该 氮化物层604以及被捕捉。该氧化物层606做为一绝缘层之用。电子注射 至该氮化物层604提高该记忆单元的临界电压Vt至一第三阶层Vt3 (较低于 Vtl与Vt2)，并程式化该记忆单元至该10状态。
在图6D中，藉由施加一控制栅极电压(Vg二 - 18V)配合着一源极603a 电压(Vs=0V)、 一漏极603b电压(Vd=0V)和一基板602电压(Vsub=0V)，来抹 除该记忆单元至该11状态。如此，空穴将由该漏才及603b区域;陂注射至该 氮化物层604 (例如移除电子)。空穴注射至该氮化物层604降低该记忆单 元的临界电压Vt至一第四阶层Vt4(较低于Vtl、 Vt2与Vt3),并抹除该记 忆单元至该11状态。
对于上述的图5A至图5B以及图6A至图6D的实施例，在程式化、抹 除、读取操作过程中， 一动态随机存取记忆体可包含数以百万甚至是数十 亿的记忆单元被安置于阵列及巨集方块中，并搭配着字元线来存取记忆单 元之列，以及位元线来存取该电荷储存层和控制栅极。此外，其他电路及逻 辑(图中未示)包含感测放大器可被运用在上述记忆结构中，来执行此等操 作。同样地，相同的记忆结构也可以用在一非挥发静态随机存取记忆装置 (SRAM)。
请参阅图7所示，是绘示对于一多阶记忆单元捕捉动态随机存取记忆体 程式化、更新、及"^未除资料的一方法实施例的流程图。该方法700由一程 式化起始(步骤702)。程式化该记忆单元至GQ、 Q1及1Q阶层，如图6A至 图6C所示(步骤704)。当所有记忆单元被程式化后，则完成程式化(步骤 706)。执行一确认步骤来决定是否新资料被输入(步骤708)。若是，抹除该 记忆单元至该11阶层，如图6D所示(步骤709)，以及该方法回复到步骤702。若否，则经过一段时间后，有一电荷流失(步骤710)。然后，此等记忆单 元必须重新程式化至OQ、 Q1及1Q阶层(步骤712)。然后该方法进行到步骤 709并等待新资料。
请参阅图8所示，是绘示对于一多阶记忆单元捕捉动态随机存取记忆 体程式化、更新、及抹除资料的另一方法实施例的流程图。该方法800由 一程式化起始(步骤802)。程式化该记忆单元至QQ、 01及1Q阶层，如图6A 至图6C所示(步骤804)。当所有记忆单元被程式化后，则完成程式化(步骤 806)。执行一确认步骤来决定是否新资料被输入(步骤808)。若是，抹除该 记忆单元至该11阶层，如图6D所示(步骤809),以及该方法回复到步骤 802。若否，则经过一段时间后，有一电荷流失(步骤810)。抹除该记忆单 元至11阶层(步骤811)。然后，此等记忆单元必须重新程式化至QQ、 01及 10阶层(步骤812)。然后该方法进行到步骤8Q9并等待新资料。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式 上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发 明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利 用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但 凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所 作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1、一种制造记忆体的方法，其特征在于其包括以下步骤一基板；一电荷储存层，形成于该基板之上与该基板直接接触；一绝缘层，形成于该电荷储存层之上；以及一多晶硅层，形成于该绝缘层之上。
2、 根据权利要求1所述的制造记忆体的方法，其特征在于其中所述 的形成该电荷储存层包含由硅丰氮化物、氮化硅、氮氧化硅、氧化硅、二 氧化硅、氮化锗、氧化锗及氮氧化锗之一所形成。
3、 根据权利要求1所述的制造记忆体的方法，其特征在于其中所述的 电荷储存层储存n个位元，而n是一整数，该电荷储存层藉由施加一电压 来设定或重置该记忆单元的临界电压Vt至2"阶层之一，来捕捉注射出的电 荷载子。
4、 根据权利要求1所述的制造记忆体的方法，其特征在于其中所述的 多晶硅层是做为一控制栅极之用。
5、 根据权利要求1所述的制造记忆体的方法，其特征在于其中所述的 绝缘层是做为防止电荷由该电荷储存层流失之用。
6、 根据权利要求1所述的制造记忆体的方法，其特征在于其中所述的 形成该绝缘层包含由二氧化硅、氮化硅、氧化铝及氧化铪之一层所形成。
7、 一种记忆装置，其特征在于其包含一电荷储存层，形成于一导电性材料的基板之上，并与导电性材料直接 接触；一绝缘层，形成于该电荷储存层之上；以及 一多晶硅层，形成于该绝缘层之上。
8、 根据权利要求7所述的记忆装置，其特征在于其中所述的电荷储存 层包含硅丰氮化物、氮化硅、氮氧化硅、氧化硅、二氧化硅、氮化锗、氧 化锗及氮氧化锗之一。
9、 根据权利要求7所述的记忆装置，其特征在于其中所述的电荷储存 层储存n个位元，而n是一整数，该电荷储存层藉由施加一电压来设定或 重置该记忆单元的临界电压Vt至2"阶层之一，来捕捉注射出的电荷载子。
10、 根据权利要求7所述的记忆装置，其特征在于其中所述的多晶硅层 是做为一控制栅极之用。
11、 根据权利要求7所述的记忆装置，其特征在于其中所述的绝缘层是 做为防止电荷由该电荷储存层流失之用。
12、 根据权利要求7所述的记忆装置，其特征在于其中所述的绝缘层包 含二氧化硅、氮化硅、氧化铝及氧化铪之一。
13、 一种操作存取记忆装置的方法，该记忆装置被组设于一电荷储存层中储存n个位元，而n是一整数，该电荷储存层藉由施加一电压来设定 或重置该记忆单元的临界电压Vt至2。阶层之一，来捕捉注射出的电荷载子， 而该记忆单元被一多晶硅控制栅极所控制，其特征在于该操作存取记忆装 置的方法包括以下步骤藉由施加一第一电压至该控制栅极，来程式化该记忆单元至代表复数 位元之一的第一 2"复数阶层；以及经过一段时间后更新该记忆单元，来重新程式化该记忆单元至该第一 2n 复数阶层。
14、 根据权利要求13所述的操作存取记忆装置的方法，其特征在于其 更包含藉由施加一第二电压至该控制栅极，来抹除该记忆单元至代表该记 忆单元的一抹除状态的一第二 2。复数阶层。
15、 根据权利要求14所述的操作存取记忆装置的方法，其特征在于其 中所述的抹除该记忆单元发生于重新程式化该记忆单元之前。
16、 根据权利要求14所述的操作存取记忆装置的方法，其特征在于其 中所述的抹除该记忆单元发生于重新程式化该记忆单元之后以储存新的n 个位元。
17、 根据权利要求16所述的操作存取记忆装置的方法，其特征在于其 更包含藉由施加一第三电压至该控制栅极，来程式化该记忆单元至代表n 个位元的一第三2"复数阶层。
全文摘要
本发明是有关于一种制造记忆体的方法、记忆装置及操作存取记忆装置的方法，是揭露一种具有至少一多阶记忆单元的记忆装置，以及每一多阶记忆单元被组设来储存n个位元(而n是一整数)，其中该复数位元是储存至一电荷储存层，而藉由施加一电压来设定或重置该记忆单元的临界电压Vt至2ⁿ阶层之一，来捕捉注射出的电荷载子。每一记忆单元可以程式化至一复数个2ⁿ阶层之一，其中每一阶层代表n个位元。本发明的制造记忆体的方法，尤其可以用来制造挥发性记忆体。本发明的新的记忆装置，尤其可以利用于挥发性记忆体。本发明的操作存取记忆装置的方法，可以用来操作上述的记忆装置，能够达成在记忆单元中储存多位元的方法。
文档编号H01L29/78GK101355030SQ20081010043
公开日2009年1月28日 申请日期2008年6月11日 优先权日2007年6月11日
发明者吴昭谊 申请人:旺宏电子股份有限公司