专利名称：Ic卡的制作方法
技术领域：
本发明涉及一种半导体器件技术，以及更具体地涉及一种在其上 安装了多个半导体芯片的半导体器件(IC卡)中用于将从半导体器 件外部供应的电源电压供应到任何半导体芯片的技术。
背景技术：
近年来，多功能卡通过安装多个半导体芯片来实现，其通过在维 持存储器卡功能的同时对存储器卡提供安全性功能，在维持IC卡功 能的同时对IC卡提供SIM (订户身份模块)功能等而获得。
关注于电源电压，例如，日本未审查专利申请公开号No. 2005-84935 (专利文件1 )公开了 一种将非易失性半导体存储芯片和 安全性控制器芯片安装于存储器卡上，并且向这些半导体芯片施加 相同的工作电压的技术。
国际公布WO 01/084490 (专利文件2)公开了一种将存储器卡 单元的芯片和SIM单元的芯片安装于IC卡上，并且向这些半导体芯 片施加相同的工作电压的技术。
根据本发明的发明人的研究，有必要考虑供应到IC卡的电源电 压，在该IC卡上安装了多个半导体芯片并且该卡具有多种卡功能。
例如，在此本发明人已经发现了以下问题。
具有MMC (多媒体卡(注册商标))功能的SIM卡通过将其插 入IC卡读取器中来使用。
IC卡读取器使用3V或者5V作为供应到IC卡的电源电压。 因此，具有MMC功能的SIM卡必须适合用于这两种电源电压。 作为安装在具有MMC功能的SIM卡上并且具有安全功能的IC 的安全IC能够工作在3V和5V电源电压中的任何一个上。
对比地，拥有安装在SIM卡上具有的MMC功能的非易失性半 导体存储器件的存储器卡功能的IC (在下文中称作存储器卡单元) 能够工作在3V的电源电压上。然而，从可靠性的角度来看，即使IC 可以工作在5V的电源电压上，也不允许向该IC施加5V的电源电 压。
"3V，，表示在例如2.5V至3.5V范围内的电源电压。"5V，，表示在 例如4.5V至5.5V范围内的电源电压。
如上所述，在其上安装了多个半导体芯片并且具有多种卡功能的 卡中，不必向半导体芯片的一部分施加预定电压或者更高电压。
作为另一挑战，在此在本发明人关于具有MMC功能的SIM卡 的研究中，在待机模式中卡中流动的电流大约为lOO(iA或者更高并 且期望在未来将其提高。在此本发明人已经发现希望抑制待机电流。
如上所述，在具有多种卡功能的卡中，卡中的待机电流作为一个 整体必须得到抑制。然而，还没有考虑具体技术。
从本说明书的描述和附图，本发明的上述和其他目的以及新颖特 征将变得明显。
本申请中将公开多个发明。下文中将简要描述实施方式的概况。
发明内容
作为实施方式的半导体器件包括电源端子，对其供应第一电源 电压和高于第一电源电压的第二电源电压；接地端子，对其供应接 地电压；第一电源线，其耦合到电源端子；逻辑半导体芯片，其耦 合到第 一电源线和接地端子，工作在第 一电源电压和第二电源电压 中的任何一个上，并且对输入数据执行逻辑处理；电力供应中断半 导体芯片，其耦合到第一电源线和接地端子，当供应第一电源电压
时，向第二电源线输出电压，并且当供应第二电源电压时，停止向
第二电源线供应电压；非易失性半导体存储芯片，其耦合到第二电 源线和接地端子并且工作在供应电压上；以及控制器芯片，其耦合 到第二电源线和接地端子，具有第一端子，信号输入到第一端子， 并且在接收到输入信号时，向非易失性半导体存储芯片输入数据/从 非易失性半导体存储芯片输出数据。
通过本申请中公开的多个发明中的实施方式获得的效果将在下
文中有代表性地简要描述。
通过具有电力供应中断半导体芯片，可以防止将高于第一电源电 压的第二电源电压供应到非易失性半导体存储芯片。
图1是作为第一实施方式的半导体器件的IC卡的内部配置示图。 图2是示出了实施方式的卡的电极表面的示图。 图3是作为第二实施方式的半导体器件的IC卡的内部配置示图。 图4是作为第二实施方式的半导体器件的改型的IC卡的内部配
置示图。
图5是作为第二实施方式的半导体器件的另一改型的IC卡的内 部配置示图。
图6是作为第三实施方式的半导体器件的IC卡的内部配置示图。 图7是当电压供应中断单元提供在安全IC芯片中时的操作流程图。
图8是作为第四实施方式的半导体器件的IC卡的内部配置示图。 图9是当电压供应中断单元提供在存储器卡中时的操作流程图。 图IO是作为第五实施方式的半导体器件的IC卡的内部配置示图。
图ll是作为第六 的布局示图。
图12是布线板的横截面图
图13是在焊盘沿着非易失性半导体存储芯片两边布置的情况下 控制器芯片的布局示图。
图14是当电压供应中断单元布置在安全IC上时半导体芯片的布 局示图。
图15是当电压供应中断单元沿着非易失性半导体存储芯片的第 二长边布置时半导体芯片的布局示图。 图16是电流镜电路图。
具体实施例方式
在下文实施方式的描述中，当必要时，本发明分割成多个部分或 者实施方式。除非指定，否则所述部分和实施方式彼此相关并且(部 分地)是4皮此的修改、详细说明、补充等。在下文实施方式中，当 提及元件数目(包括数值、质量、范围等)时，除了指定或者本发 明清楚地受限于理论中的具体数目的情况以外，本发明不限于该具 体数目。可以使用大于或者小于该具体数目的数目。显然地，在下 文实施方式中，元件(包括步骤)通常不是必需的，除非有相反的 指定或者认为其理论上明显是必需的。类似地，在下文实施方式中， 元件的形状、位置关系等包括近似或者类似的，除非有相反的指定 或者认为其理论上明显是必需的。数值和范围类似于上文所述。在 用于解释实施方式的所有附图中，相同的参考标号指定给具有相同
功能的部件并且将不给出重复性的描述。在下文中将参考附图对本 发明的实施方式进行更详细的描述。
第一实施方式 卡的内部配置
图l是作为第一实施方式的第一半导体器件的IC卡的内部配置示图。
第一实施方式的半导体器件例如具有IC卡的功能和存储器卡的 功能。因为所述卡以类似于IC卡的方式具有端子，其在下文将简称
为IC卡。
IC卡包括下文将描述的三组半导体芯片。
半导体芯片不限于单个芯片，并且可以由多个芯片组成，但是将简 称为半导体芯片。
如图1所示，IC卡具有电源端子Vcc和接地端子GND,其中电源 电压从卡的外部供应到所述电源端子Vcc，接地电压从卡的外部供应到 所述接地端子GND。电压经由这些端子供应到卡中。
在图1中，安全IC芯片(逻辑半导体芯片、第一半导体芯片以及 安全IC ) SecIC耦合到第一电源线VccLl和接地线GNDL,所述第一电 源线VccLl耦合到电源端子Vcc并且所述接地线GNDL耦合到接地端 子GND。
示例中示出的安全IC芯片SecIC是一种用于对输入数据执行逻辑 处理的逻辑半导体芯片。具体地，安全性IC芯片SecIC具有安全性功 能，即采取措施抵制未授权的读取和写入IC卡中的用户信息的使用。
在图l中，电压供应中断单元(电力供应中断半导体芯片、第三半 导体芯片、电力供应中断电路以及电压供应中断电路)BMC耦合到第 一电源线VccLl、接地线GNDL以及第二电源线(电源线)VccL2，用 于将电压供应到将在下文中描述的存储器卡。电压供应中断单元BlkIC 具有以下功能，即根据从电源端子Vcc供应的电源电压的值而将电压供 应到第二电源线VccL2以及中断到第二电源线VccL2的电压供应。
在图1中，作为第三组的存储器卡(第二半导体芯片)M—Card耦 合到第二电源线VccL2和接地线GNDL。当从第二电源线VccL2供应 电压时，存储器卡M—Card进入可操作状态，并且当从外部接收到信号 时，存储器卡M一Card读取/写入数据。
安全IC芯片SecIC
如图1所示，安全IC芯片SedC耦合到复位端子(第二端子)RST、 第一时钟端子(第二端子)CLK、以及第一I/0 (输入/输出)端子(第 二端子)1/01。 关于复位端子RST，输入用于将安全IC芯片SecIC的内部设置为 初始状态的复位信号。
关于第一时钟端子CLK,从安全IC芯片SecIC的外部输入能够控 制安全IC芯片SecIC的定时的时钟信号。
关于第一 I/O端子I/Ol,与输入到第一时钟端子CLK的时钟信号同 步地输入待供应到安全IC芯片SecIC的命令和数据。响应于该数据或 者命令的信号与输入到第 一 时钟端子CLK的时钟信号同步地从第一 I/O 端子固输出。
安全IC芯片SecIC工作在广泛范围的电源电压中。
具体地，安全IC芯片SecIC工作在作为来自电源端子Vcc的第一 电源电压的例如2.5V至3.5V的电源电压或者作为高于第 一 电源电压的 第二电源电压的例如4.5V至5.5V的电源电压。
安全IC芯片SecIC对从外部给定的电源电压进行降压(step down) 并且使用得到的较低电压作为芯片中的第 一 电源电压或者第二电源电 压。
例如，当外部电源电压是3V时，3V被内部降压到1.5V,并且1.5V 被用作内部电源电压。
例如，当外部电源电压是5V时，5V被内部降压到1.5V，并且1.5V #1用作内部电源电压。
作为实现上述操作的内部降压电路，可以使用常用的电路。
例如，可以使用一种配置，其具有P-沟道晶体管Pl,其提供在对 其施加外部电源电压的线路和对其供应内部电源电压的线路之间；以及 电流镜电路CM，其用于控制P-沟道晶体管Pl的栅电极。内部降压电 路VD决定根据参考电压REF输出的电压值Vout。因此，例如，在输 出高电压的情况中，使得参考电压REF的值较高。在输出低电压的情 况中，使得参考电压REF的值较低。
作为内部降压的示例，第 一 电源电压和第二电源电压两者都被降 压。还可以使用第一电源电压作为较低电源电压(因为对其无需执行内 部降压)并且内部降压第二电源电压。
电压供应中断单元BlkIC
现在将参考图1描述电压供应中断单元BlkIC的内部配置。
电压供应中断单元BlkIC具有过电压检测电路O一vol,用于检测从 电源端子Vcc供应的电源电压是否等于或者高于预定电压，并且具有开 关电路SWT,用于根据来自过电压检测单元电路0—vol的输出而将电 源电压从第 一 电源线VccL 1供应到第二电源线VccL2或者中断供应。
过电压检测电路O一vol和开关电路SWT可以提供在不同的半导体 芯片中或者单个半导体芯片中。
至少从減少半导体芯片的数目方面看，给一个半导体芯片提供两个 电路的方法是有效的。
过电压检测电路O—vol分别具有串联耦合在第 一 电源线VccL 1和接 地线GNDL之间的两个分压电阻器R1和R2，以及耦合到第一电源线 VccLl和接地线GNDL的第一反相器INV1和第二反相器INV2。
当电源电压变为预定电压或者更高时，由两个分压电阻器R1和R2 分割的电压变为预定电压或者更高。由过电压检测电路0—vol中的第一 和第二反相器INV1和INV2产生指示开关电路SWT中断电源电压的信 号并且将该信号输出到开关电路SWT。
开关电路SWT具有P-沟道MOS (金属氧化物半导体)晶体管 P-MOS。开关电路SWT耦合到第一电源线VccLl、供应电压以及将电 压输出到第二电源线VccL2。
P-沟道MOS晶体管P-MOS的栅电极从过电压检测电路0—vol接收 输出信号。根据该信号，P-沟道MOS晶体管P-MOS将电源电压供应到 第二电源线VccL2或者中断电源电压的供应。
假定当电源端子Vcc的电压是2.5V至3.5V时，电源电压供应到第 二电源线VccL2。当电源端子Vcc的电压是4.5V或者更高时，中断供 应电源电压到第二电源线VccL2。
例如，分压电阻器R1和R2的电阻比率设置为1: 1，并且第一反 相器INV1的逻辑阚值设置为2.0V。
在电源电压小于4.0V的情况下，分割的电压小于2.0V。反相器INV1 输出高电平信号。反相器INV2将低电平信号供应到P-沟道MOS晶体 管P-MOS的栅电极，并且将电压供应到第二电源线VccL2。
在电源电压超过4.0V的情况下，分割的电压超过2.0V。反相器INV1 输出低电平信号。反相器INV2将高电平信号供应到P-沟道MOS晶体 管P-MOS的栅电极，并且电压被中断。
尽管电源电压中断的边界电压设置为4.0V,但其可以根据半导体芯 片的可靠性等而适当地改变。
在图1中，电阻器R3提供在过电压检测电路0一vol的输出和第一 电源线VccLl之间。在过电压检测电路0—vol的输出不稳定的情况下， 通过将电源电压施加到P-沟道MOS晶体管P-MOS的栅电极，使P-沟 道MOS晶体管P-MOS截止，使得不会错误地将过电压施加到第二电源 电压线VccL2。
尽管开关电路SWT提供在第一电源线VccLl和存储器卡M—Card 之间，但其可以提供在存储器卡M—Card和接地线GNDL之间。在这种 情况下，例如，开关电路SWT可以通过使用N-沟道MOS晶体管N-MOS 并且将第二反相器INV2的反相信号输入到栅极来实现。
存储器卡M—Card
在图1中，存储器卡M一Card具有非易失性半导体存储芯片(非易 失性半导体存储器件)Mem和控制器芯片M—Ctrl用于控制非易失性存 储芯片Mem。
在第一实施方式的半导体器件中，将闪速存储器作为非易失性半导 体存储芯片Mem的示例。可替换地，可以使用非易失性半导体存储器。 控制器芯片Mj:trl耦合到对其输入用于控制存储器卡M—Card的操作定 时的时钟的第二时钟端子(第一端子)M一CLK、对其输入用于控制存 储器卡M—Card的信号的命令端子(第一端子)CMD、以及对其输入数 据/从其输出数据的数据端子(第一端子)D0。
当数据与从第二时钟端子M—CLK输入的时钟信号同步地写入到存
储器卡M—Card时，数据从数据端子DO输入。当从存储器卡M—Card 读取数据时，数据从数据端子DO输出。
根据来自第二时钟端子M—CLK和命令端子CMD的输入，控制器 芯片M—Ctrl控制非易失性半导体存储芯片Mem。
具体地，在将数据写入到非易失性半导体存储芯片Mem时，指示 写入的写入命令信号输入到命令端子CMD，并且写入数据输入到数据 端子D0。在数据输入期间或者之后，写入指令信号和写入数据从控制 器芯片M一Ctrl传送到非易失性半导体存储芯片Mem,因此将数据写入 到非易失性半导体存储芯片Mem。
在从非易失性半导体存储芯片Mem读取数据时，指示读取的读取 命令信号输入到命令端子CMD。在此之后，读取数据从非易失性半导 体存储芯片Mem传送到控制器芯片M_Ctrl,并且读取数据从控制器芯 片M一Ctrl经由数据端子DO输出。
接下来，将描述关于存储器卡M一Card的电源电压的操作。
非易失性半导体存储芯片Mem和控制器芯片M—Ctrl耦合在第二电 源线VccL2和接地线GNDL之间。
当给定2.5V至3.5V的电源电压作为来自电源端子Vcc的第 一电源 电压时，非易失性半导体存储芯片Mem和控制器芯片M_Ctrl中的任意 一个变得可操作。然而，在第二电源电压高于第一电源电压的情况下， 例如，施加4.5V至5.5V的电源电压，芯片进入禁用状态。禁用状态包 括一种状态，即即使芯片可操作，从可靠性的角度看，也不确保利用第 二电源电压的操作。
如上所述关于电压供应中断单元BlkIC,例如，当电源电压小于4.0V 时，电压供应中断单元BlkIC将施加到电源端子Vcc的电源电压供应到 第二电源线VccL2。当电源电压超过4.0V时，电压供应中断单元BlkIC 中断供应电源电压到第二电源线VccL2 。
结果，例如4.5V至5.5V的电源电压不施加到非易失性半导体存储 芯片和控制器芯片M一Ctrl。
安全IC芯片SecIC中的电源电路的配置与存储器卡Mj:ard的电源
电路的配置之间的差别的示例如下所述。
例如，当外部电源电压落入2.5V至5.5V的范围时，安全IC芯片 SecIC内部将电压降压至1.5V，由此产生内部电源电压。
另一方面，存储器卡lVLCard中的非易失性半导体存储芯片Mem和 控制器芯片M—Ctrl内部将例如2.5V至3.5V范围内的外部电源电压降 压到1.5V,由此产生内部电源电压。
可替换地，控制器芯片M—Ctrl不执行内部降压并且可以使用例如 2.5V至3.5V的外部电源电压。
在例如2.5V至3.5V的范围中，安全IC芯片SecIC和存储器卡 M_Card可以使用外部电源电压而无需执行内部降压。
可以使用另 一 内部降压方法。使用 一种电源电路的配置使得安全IC 芯片SecIC可以在高于用于存储器卡M一Card的电源电压上的电源电压 上工作就是足够的。
可以使用如图16中所示的内部降压电路VD。
卡上的电极
图2示出了第一实施方式的卡的电极表面。在与图2的电极表面相 对的卡表面上没有提供电极。
对于与参考图1所述的端子相对应的电极指定相同的参考标号。如 图2中所示，第一实施方式中所描述的卡提供有对应于电源端子Vcc、 接地端子GND、复位端子RST、第一和第二时钟端子CLK和M—CLK、 命令端子CMD、第一 I/O端子1/01以及数据端子DO的电极。
第一实施方式的效果
在上文中，已经描述了一种IC卡，在其上安装了能够工作在JV至 5V的宽范围的电源电压上的安全IC芯片SecIC，以及能够工作在大约 3V上的存储器卡M_Card, 3V作为窄范围的电源电压并且低于安全IC 芯片SecIC的电源电压。
已经描述了一种情况，即图2中所示的电源端子Vcc和接地端子
GND由安全IC芯片SecIC和存储器卡M_Card共享并且供应电源电压。 在这种情况中，用于控制待供应到存储器卡M一Card的电源电压的
M—Card的芯片上。
借助于该配置，当5V的电压供应到构成存储器卡M一Card的非易 失性半导体存储芯片Mem和控制器M一Ctrl两者时，不必提供电压供应 中断单元BlkIC用于中断电压的供应。
提供电压供应中断单元BlkIC用于不同于上述配置的非易失性半导 体存储芯片Mem和控制器芯片M一Ctrl的情况具有以下不便之处。电压 供应中断单元BlkIC的矩形形状的一个边通常大约为1.5mm至2.0mm 并且面积较大。结果，当提供了两个电压供应中断单元BlkIC时，非易 失性半导体存储芯片Mem的面积和控制器芯片Mj:trl的面积增力口，使 得存储器卡M—Card的面积增加。
对比地，在第一实施方式中，电压供应中断单元BlkIC被提供在不 同于存储器卡M—Card的芯片的芯片上。结果，可以减小存储器卡 M—Crad的面积。
从另一角度看，在半导体芯片不能安装在IC卡的同一表面上的情 况下，通常地，较小芯片面积的半导体芯片堆叠在较大芯片面积的半导 体芯片上。半导体芯片的堆叠在下文中将参考图11和图13等更具体地描述。
在这种情况下，通过减小最大的半导体芯片的面积，创建在IC卡 的平面面积中的余量，并且I c卡自身的面积可以减小。
尤其是，非易失性半导体存储芯片Mem的面积通常大于诸如安全 IC芯片SecIC和控制器芯片M—Ctrl的其他芯片中任何芯片的面积。
结果，作为将半导体芯片安装于IC卡上的结构，在将安全IC SecIC 等安装于非易失性半导体存储芯片Mem上的情况下，IC卡内的平面的 面积由非易失性半导体存储芯片Mem的面积来决定。因此，当非易失 性半导体存储芯片Mem的面积不增加的情况下，有效的是减小IC卡中 的平面的面积、。
还存在一种情况，即非易失性半导体存储芯片Mem具有内部降压 电路VD,通过共享电压供应中断单元BlkIC和内部降压电路VD之间 的电路，可以提供电压供应中断单元BlkIC用于非易失性半导体存储芯 片Mem和控制器芯片M_Ctrl中的每个。
还是在这种情况中，作为电压供应中断单元BlkIC的一部分的电路 不能与内部降压电路VD共享。必须重新提供不能共享的电路用于非易 失性半导体存储芯片Mem和控制器芯片M—Ctrl中的每个。
根据本发明的发明人的研究，澄清了第 一实施方式的芯片可以小于 上述情况中的芯片。
从另一角度来看，在IC卡上安装了使用不同的工作电压范围的多 个半导体芯片的情况中，工作在宽范围的电源电压上的半导体芯片其中 具有内部降压电路VD用于对电源电压进行降压。
另一方面，在工作在窄范围的低电源电压上的半导体芯片的外部， 在另 一 芯片上提供当供应高电源电压时用于中断电源的电路。
借助于该配置，工作在宽范围中的电源电压上的半导体芯片能够在 半导体芯片自身内调整内部电压的值用于在宽范围的电源电压中操作。
另一方面，针对工作在窄范围的电源电压上的半导体芯片，用于中 断电源的电路提供在芯片的外部。结果，当供应高电压时，不供应电源 电压。仅接收工作在窄范围的电源电压上的半导体芯片可以工作于其上 的电源电压。
对比地，当用于中断高电压的电路提供在工作于窄范围的电源电压 上的半导体芯片中时，至少用于中断高电压的电路部分必须经受住高电 压。需要高电压处的可靠性。
另一方面，通过在芯片外部提供用于中断电源的电路，不供应高电 压。因此，不要求高电压处的可靠性。这样，几乎不发生关于高电源电 压处的可靠性的问题。
第二实施方式 电容器的布局
图3示出了作为第二实施方式的半导体器件的IC卡的内部配置示
图。第二实施方式与参考图l描述的第一实施方式的区别在于提供了电
容器Cap。
电容器Cap的电极之一耦合到第二电源线VccL2，并且另一电极耦 合到接地线GNDL。
如图3所示，第二电源线VccL2从电压供应中断单元BlklC延伸到 存储器卡M—Card并且进一步延伸到电容器Cap。
即，从电压供应中断单元BlkIC到电容器Cap的第二电源线VccL2 的长度比从电压供应中断单元BlkIC到存储器卡M一Card的第二电源线 VccL2的长度长。
接地线GNDL从接地端子GND延伸到存储器卡M—Card并且进一 步延伸到电容器Cap。
通过提供电容器Cap，即使在待供应到半导体器件的电源电压中发 生暂时骤降，也可以抑制第二电源线VccL2的电压的改变。
通过与半导体芯片分离地提供电容器Cap，在考虑整个卡的配置中， 电容器Cap可以自由布置在IC卡中。
作为电容器Cap的布置的一个示例，如图3所示，电容器Cap布置 在从电压供应中断单元BlkIC的视角看时，在第二电源线VccL2上比存 储器卡M—Cmd更远的位置中。可替换地，如图4所示，电容器Cap可 以布置在从电压供应中断单元BlkIC的视角看时，在第二电源线VccL2 上比存储器卡M一Crad更近的位置中。
在图3的情况中，电容器Cap布置在从电压供应中断单元BlkIC的 视角看时，比存储器卡M—Crad更远的位置中。结果，布线延迟会使第 二电源线(VccL2)中的电压变化相对平緩。
另一方面，在图4的情况中，电容器Cap布置在从电压供应中断单 元BlkIC的视角看时，比存储器卡M—Crad更近的位置中。结果，可以 比图3中所示的情况相对更快地吸收电压变化。
如图5中所示，电容器Cap可以布置在存储器卡Mj:ard中。
具体地，在集成模制非易失性半导体存储芯片Mem和控制器芯片M—Ctrl并且将它们安装在卡上的情况下，可以通过模制在集成期间提供 电容器Cap。
第二实施方式的效果
通过将电容器Cap布置在如图3所示的当从电压供应中断单元 BMC的视角看时，比存储器卡M—Crad更远的位置中，布线延迟会使 第二电源线(VccL2)中的电压变化相对平緩。
因此，即使在从外部供应的电压不稳定的状态下，也可以实现稳定 的电压供应。
通过将电容器Cap布置在如图4所示的当从电压供应中断单元 BlkIC的视角看时，比存储器卡M—Crad更近的位置中，在存储器卡 M一Card工作期间电源供应停止的情况下，可以抑制电压的骤降。
借助于该配置，即使在写入期间处于某种原因来自外部的电压降低 一段时间，电容器Cap吸收电压变化，使得存储器卡M—Card也可以稳 定地工作。
通过如图5所示将电容器Cap布置于存储器卡M—Card中并且通过 模制集成电容器Cap与非易失性半导体存储芯片Mem和控制器M—Ctrl, 改进了电容器Cap的防潮性。
第三实施方式
其中具有电压供应中断单元BlkIC的安全IC芯片SecIC
图6是如第三实施方式中所描述的半导体器件的IC卡的配置示图。 在以下方面第三实施方式不同于参考图l所述的第一实施方式，即
电压供应中断单元BlkIC安装在安全IC芯片SecIC上并且IC卡包括两
组半导体芯片安全IC芯片SecIC以及存储器卡M_Card。
在从IC卡外部供应电源电压的情况下，使用图2中所示的电源端
子Vcc和接地端子GND。
在图6中，安全IC芯片SecIC耦合到第 一 电源线VccL 1和接地线
GNDL,该第 一 电源线VccL 1耦合到电源端子Vcc ，该接地线GNDL耦
合到接地端子GND。
因为安全IC芯片SecIC其中具有如第一实施方式中图16所示的内 部降压电路VD，所以其可以工作在宽范围的电源电压上。由内部降压 电路VD降压的电压供应到内部电路用于安全IC芯片SecIC的内部操 作，诸如安全IC芯片SecIC的安全处理的操作。
电源线VccL3 ，该第三电源线VccL3作为安全IC芯片SecIC中耦合到 第一电源线VccLl的布线。当从电源端子Vcc供应存储器卡Mj:ard可 以在其上工作的例如3V的电压时，耦合到第三电源线VccL3的电压供 应中断单元BlkIC将电压供应到第二电源线VccL2 。当供应存储器卡 M_Card不在其上工作的例如5V电压时，电压供应中断单元BlkIC中断 电压的供应。
非易失性半导体存储芯片Mem和控制器芯片Mj:trl类似于参考图 1描述的第一实施方式中的那些。
图7是示出从其中具有图6中所示的电压供应中断单元BlkIC的安 全IC芯片SecIC将电压供应到存储器卡M—Card的过程的流程图。下文 将进行详述。
首先，电源电压从电源端子Vcc供应(步骤T1)。
第二，电源电压供应到安全IC芯片SecIC，并且安全IC芯片SecIC 进入可工作状态(步骤T2)。
第三，将与供应到安全IC芯片SecIC的电源电压相同的电压从第 一电源线VccLl供应到电压供应中断单元BMC (步骤T3)。
第四，电压供应中断单元BlkIC确定供应的电压是否是存储器卡 M—Card可以工作于其上的电压，例如是否是3V (步骤T4 )。
在供应存储器卡M_Card可以工作于其上的例如3V的电压的情况 下，电源电压施加到存储器卡Mj:ard,并且存储器卡M_Card进入可 工作状态(步骤T5)。
在供应存储器卡M—Card不可工作于其上的例如5V的电压的情况 下，电压供应中断单元BlkIC中断供应的电源电压，^使得电源电庄不供
应到存储器卡M—Card (步骤T6)。仅安全IC芯片SecIC进入可工作 状态(步骤T7)。
第三实施方式的效果
卡可以包括两组半导体芯片安全IC芯片SecIC以及存储器卡M—Card。 因为电压供应中断单元BlkIC提供在安全IC芯片SecIC中，所以
IC卡的芯片数目可以减小。
不向非易失性半导体存储芯片Mem和控制器芯片M—Ctrl供应存储
器卡M—Card不工作于其上的例如5V的电压。
结果，可以抑制存储器卡M—Card的错误操作。
第四实施方式
其中具有电压供应中断单元BlkIC的存储器卡M一Card
图8是作为第四实施方式的半导体器件的IC卡的配置示图。 在以下方面第四实施方式不同于参考图1所述的第一实施方式，即
电压供应中断单元BMC中的过电压检测电路0_vol内置于控制器芯片
M—Ctrl中。
内置于控制器芯片M—Ctrl中的过电压检测电路0—vol耦合到用于 将电源电压供应到控制器芯片M—Ctrl和开关电路S WT的第 一 电源线 VccLl。
开关电路SWT耦合到用于供应电源电压的第 一电源线VccL 1 、内 置于控制器芯片M—Ctrl中的过电压检测电路0—vol以及非易失性半导 体存储芯片Mem。
过电压检测电路O—vol的配置和开关电路SWT的配置中的每个类 似于参考第一实施方式图1所描述的电压供应中断单元BlkIC中的那些 配置。
过电压检测电路O一vol内置于控制器芯片M一Ctrl中。电压从第一 电源线VccLl供应到控制器芯片M—Ctrl。所述电压供应到过电压供应电路0—vol。
例如，当从第一电压线VccLl供应的电压是存储器卡M—Card可以 工作于其上的3V电压时，开关电路SWT接收从控制器芯片M—Ctrl中 的过电压检测电路O一vol输出的信号并且所述开关电路SWT开启。电 压从第一电源线VccLl供应到非易失性半导体存储芯片Mem。
例如，当从第一电压线VccLl供应的电压是存储器卡M—Card不工 作于其上的5V电压时，开关电路SWT接收来自过电压检测电路0—vol 的输出信号并且所述开关电路SWT关闭。停止将电压供应到非易失性 半导体存储芯片Mem。
图9是示出当电压供应中断单元BlkIC内置于存储器卡M—Card中 时供应电压的过程的流程图。下文将进行详述。
首先，电源电压从电源端子Vcc供应(步骤T8)。
第二，电源电压供应到安全IC芯片SecIC、存储器卡M—Card中的 开关电路SWT以及存储器卡M_Card中的控制器芯片M—Ctrl,并且安 全IC芯片SecIC进入可工作状态(步骤T9)。
第三，确定供应到内置于存储器卡Mj:ard的控制器芯片M_Ctrl 内的过电压检测电路O一vol的电压是否是存储器卡M—Card可以工作于 其上的例如3V的电压(步骤TIO)。
在供应存储器卡Mj:ard可以工作于其上的例如3V的电压的情况 下，电源电压供应到非易失性半导体存储芯片Mem,并且存储器卡 M—Card进入可工作状态(步骤Tl 1 )。.
在供应了存储器卡M一Card不工作于其上的例如5V的电压的情况 下，开关电路SWT中断供应的电源电压，使得电源电压不供应到非易 失性半导体存储芯片Mem (步骤T12)。仅安全IC芯片SecIC进入可 工作状态(步骤T13)。
尽管过电压检测电路O一vol内置于控制器芯片M_Ctrl中并且开关 电路SWT形成在另 一芯片上，但是开关电路SWT也可以内置于控制器 芯片M—Ctrl中。
借助于该配置，可以减小组装IC卡时部件的数目。
开关电路SWT可以内置于非易失性半导体存储芯片Mem中。 借助于该配置，也可以减小组装IC卡时的部件数目。 通过在不是控制器芯片M一Ctrl的另一芯片上提供开关电路SWT,
可以防止在非易失性半导体存储芯片Mem中流动的电源电流在控制器
芯片M一Ctrl中流动。
因为开关电路SWT的面积较大，所以为了减小非易失性半导体存
储芯片Mem的面积，更有效的是将开关电路SWT提供于另一芯片上。
第四实施方式的效果
通过如上所述将过电压检测电路O—vol提供于控制器芯片M_Ctrl 中，相比于将过电压检测电路提供在独立芯片上的情况，可以减小组装 IC卡时部件的数目。
第五实施方式
图IO是如第五实施方式的半导体器件的IC卡的配置示图。 该IC卡具有手动复位电路(电源电压供应控制电路)m—rst，其具 有能够根据来自IC卡外部的输入信号在供应存储卡M—Card的电源电 压的操作与停止电源电压的供应的操作之间进行切换的功能。
图10示出了电压供应中断单元BlkIC其中具有手动复位电路m一rst 的示例。
手动复位电路m—rst可以提供在安全IC芯片SecIC和存储器卡 M一Card中。
如图10所示，电压供应中断单元具有手动复位电^各m—rst和开关电 路SWT，其中所述手动复位电路m—rst能够根据从安全IC芯片SecIC 接收的来自外部的信号在供应电压操作与停止电压供应操作之间进行 切换，以及所述开关电路SWT用于根据从手动复位电路m—rst的输出 从第 一 电源线VccL 1将电源电压供应到第二电源线VccL2或者中断所 述供应。
手动复位电路m一rst
手动复位电路m一rst可以根据输入到安全IC芯片SecIC等的来自IC 卡外部的输入信号停止电源电压的供应。
可以供应存储器卡M—Card可以工作于其上的电源电压或者存储器 卡M—Card不能工作于其上的电源电压。
为了防止高于指定电源电压的电压施加到存储器卡M一Card，期望 仅当供应存储器卡M_Card可以工作于其上的电源电压的情况下，根据 来自IC卡外部的输入信号而控制电源电压的供应。
根据在停止供应电源电压期间输入到安全IC芯片SecIC等的来自 外部的输入信号，电源电压可以供应到存储器卡M_Card。
如图10所示，在此示例中的手动复位电路m一rst具有P-沟道MOS 晶体管P-MOS和N-沟道MOS晶体管N-MOS。
手动复位电路m—rst耦合到用于输出根据从安全IC芯片SecIC的外 部端子输入的控制信号产生的信号的端子。用于将信号输出到手动复位 电路m一rst的端子将称作第二 I/O端子1/02。
从IC卡的外部供应的并且控制手动复位电路m_rst的信号从第一 I/O端子I/Ol输入，该端子用于将数据和控制信号输入到安全IC芯片 SecIC中。
用于根据从外部供应的控制信号控制IC卡中的手动复位电路 m—rst的信号是从第二 I/O端子1/02输出的。
当例如3V的电源电压从电源端子Vcc供应并且电源电压停止信号 或者电压供应信号没有从外部输入到存储器卡M—Card时，电源电压供 应到第二电源线VccL2。出于此目的，安全IC芯片SecIC保持数据于 能够保持数据的电路中，诸如锁存电路(未示出)，其用于安全IC芯 片SecIC以将第二 I/O端子1/02的输出信号设置为高电平。
当去往存储器卡M—Card的电源电压供应停止信号从外部输入到第 一I/0端子I/01时，低电平信号从第二 I/O端子1/02输出。根据所述 信号，P-沟道MOS晶体管P-MOS导通并且P-沟道MOS晶体管P-MOS 输出高电平信号从而停止电源电压的供应。
安全IC芯片SecIC中的锁存电路保持数据使得第二 I/O端子1/02 维持低电平状态。
在将低电平信号从第二 I/O端子1/02输出到手动复位电路m_rst的 状态中去往存储器卡M—Card的电源电压供应信号从外部输入的情况 下，从第二 I/O端子1/02输出的信号从低电平信号改变为高电平信号。 通过这种改变，N-沟道MOS晶体管N-MOS导通，低电平信号从N-沟 道MOS晶体管N-MOS输出，并且电源电压供应到存储器卡M一Card。
现在将描述本发明的发明人研究的损耗电流方面的事项。
从IC卡外部输入到控制器芯片M—Ctrl的信号在预定时间段内不变 的状态通常称为待机状态。在待机状态中，大约IOmA至50yA损耗 电流以及从大约100 |a A至300 M A的损耗电流分别流动在存储器卡 M—Card中的非易失性半导体存储芯片Mem和控制器芯片M一Ctrl中。 控制器芯片M—Ctrl的损耗电流由内部降压电路VD等来确定，所述内部 降压电路VD用于将2.5V至3.5V的外部电源内部降压至1.5V。
通常地，因为当存储器卡Mj:ard处于待机状态中时，存储器卡 M—Card中的内部降压电路VD等也工作，所以损耗大约100"A至300 ja A的电 流。
另一方面，也在安全IC芯片SecIC中，在待机状态中有IOOjuA至 400|a A的电流流动。
如第五实施方式所示，通过在待机状态中停止将电源电压供应到存
储器卡M—Card,可以抑制存储器卡M—Card中损耗的电流。
存储器卡是即使当电源电压的供应停止也能够保持数据的非易失 性半导体存储器。结果，即使当电源电压的供应停止时，也不存在问题。
根据本发明的发明人的证明，通过使用第五实施方式所公布的技 术，将IC卡整体的损耗电流抑制为大约待机状态中的一半，因此其是 有效的。
使得高电压不施加到芯片的内部，并且由电压带来的电流流动。
因为在待机模式中电流在除了内部降压电路VD以外的电路中流
动，所以即使在不提供内部降压电路VD的情况下，也存在减小功率损 耗的效果。
尽管上文已经描述了手动复位电路m—rst经由安全IC芯片SecIC来 控制的示例，但是还可以使用其他方法。
例如，还可以将安全IC芯片SecIC的复位端子RST、第一时钟端 子CLK以及第一 I/O端子1/01耦合到电压供应中断单元BlkIC (未示 出)并且根据复位端子和第一时钟端子CLK的信号的组合和定时通过 第一 I/O端子1/01的输入信号控制手动复位电路m—rst。
在这种情况中，用于控制手动复位电路m_rst的信号不经过安全IC 芯片SecIC。
因此，安全IC芯片SecIC中的控制信号的输出端子(在第五实施 方式中，第二 I/O端子1/02 )可以不是必须的。
第五实施方式的效果
手动复位电路m一rst能够根据来自IC卡的外部的输入信号停止电源 电压的供应。
在电源电压的供应停止期间，根据来自IC卡外部的输入信号，能 够将电源电压供应到存储器卡M—Card。
存储器卡M—Card的损耗电流可以通过从IC卡外部控制来抑制。
第六实施方式
图ll是作为第六实施方式的半导体器件的IC卡中的半导体芯片的 布局示图。图11示出了通过参考第一实施方式中的图1所描述的安装 部件于卡上的示例。
相同的参考标号指示与第一实施方式和相应附图中的那些相同的部件。
IC卡具有作为独立的半导体芯片的安全IC卡SecIC、存储器卡
M—Card中的非易失性半导体存储芯片Mem、控制器芯片M_Ctrl以及 电压供应中断单元BlkIC。半导体芯片布置在布线板"Board"的放置表 面(第一表面)F—1上。
尽管示于图2中的卡电极也示于图11中，但是电极(外部端子) 提供在位于与半导体芯片安装于其上的布线板的放置表面F—1的厚度 方向相对的侧上的电极表面F—2上。因此，从在其上安装半导体芯片的 表面无法看到卡电极。然而，为了方便示出与半导体芯片的耦合关系和 位置关系，将它们示出于图11中。从图11中用虚线示出卡电极和耦合 到卡电极的端子的布线(稍后描述)，该卡电极布置在作为布线板
"Board"的放置表面F—1的反面的电极表面F—2上，并且从放置表面 F—1无法看出。
非易失性半导体存储芯片Mem具有矩形形状。通常地，非易失性 半导体存储芯片Mem的面积大于安装在IC卡上的任何其他半导体芯片 的面积。结果，非易失性半导体存储芯片Mem布置在比其它芯片更靠 近放置表面F—1的位置。
具体地，当布线板"Board"是最下层时，非易失性半导体存储芯 片Mem安装在布线板"Board"上，并且其他芯片安装在非易失性半导 体存储芯片Mem上。
非易失性半导体存储芯片Mem还可以通过堆叠多个非易失性半导 体存储芯片Mem而获得，如图11所示。在这种情况下，布置了两个非 易失性半导体存储芯片。作为较上层的第二非易失性半导体存储芯片 Mem2布置在作为较下层的第一非易失性半导体存储芯片Meml上，使 得在沿着布线板"Board"的放置表面F—1和电极表面F—2方向中的彼 此略纟鼓偏离。
控制器芯片M—Ctrl具有方形形状并且其面积小于非易失性半导体 存储芯片Mem的面积。结果，控制器芯片M—Ctrl可以布置在非易失性 半导体存储芯片Mem上，如图11所示。
布置控制器芯片M一Ctrl使得第二非易失性半导体存储芯片Mem的 短边和控制器芯片M Ctrl的一边在靠近具有矩形形状的非易失性半导
体存储芯片Mem的短边之一的位置中沿着彼此延伸。
在这种情况下，布置控制器芯片M—Ctrl使得非易失性半导体芯片
Mem2的短边和控制器芯片M—Ctrl的长边沿着;f皮此延伸。
安全IC芯片SecIC具有方形形状并且其面积小于非易失性半导体
存储芯片Mem的面积。结果，如图ll所示，安全IC芯片SecIC可以
堆叠在第二非易失性半导体存储芯片Mem2上。
安全IC芯片SecIC几乎布置在非易失性存储芯片Mem2的中心。 电压供应中断单元BlkIC具有过电压检测电路O一vol和开关电路
SWT两个芯片并且具有方形形状，并且其面积小于非易失性半导体存
储芯片Mem的面积。结果，电压供应中断单元可以安装在第二非易失
性半导体存储芯片Mem2上，如图11所示。
布置电压供应中断单元BlkIC使得其夹在具有矩形形状的第二非易
失性半导体存储芯片Mem2的长边(第一长边)ML1和安全IC芯片SecIC之间。
半导体芯片的焊盘
如图ll所示，布线板"Board"具有多个焊盘Padll、 Padl2以及 Padl3 (下文中，称为布线板的焊盘)作为由铝等制成的金属膜等形成 的电极，其耦合到布线板"Board"的布线。
布线板上的焊盘Padll至Padl3布置在非易失性半导体存储芯片 Mem周围。
如图11所示，非易失性半导体存储芯片Mem具有多个焊盘Padl (下文中，描述为非易失性半导体芯片的焊盘)在具有矩形形状的非易 失性半导体存储芯片Mem的一个短边SLl处作为由铝等制成的金属膜 等形成的电极，其耦合到非易失性半导体存储芯片Mem中的电路。
尽管描述了沿着短边SL1布置非易失性半导体存储芯片的焊盘 Padl的示例，但是焊盘Padl可以沿着长边ML1或者面对长边ML1的 另一长边(第二长边)ML2来布置。
也就是说，沿着矩形形状的非易失性半导体存储芯片Mem的四个
边中之一集中地布置焊盘就足够了。
非易失性半导体存储芯片的焊盘Padl经由布线"Wire"耦合到沿 着非易失性半导体存储芯片的焊盘Padl布置的布线板的焊盘Padll。
两个非易失性半导体存储芯片Meml和Mem2的焊盘Padl布置在 同一短边SL1 。偏离地布置作为较上层的第二非易失性半导体存储芯片 Mem2使得作为较下层的第一易失性半导体存储芯片Meml的焊盘Padl 不被第二非易失性半导体存储芯片Mem2所覆盖。
通过在同一边上放置非易失性半导体存储芯片的焊盘Padl以及如 上所述的偏离，多个非易失性半导体存储芯片Mem可以容易地经由布 线板的焊盘Padll和布线"Wire"彼此耦合。也就是说，可以使得用于 耦合布线板的焊盘padll和非易失性半导体存储芯片的焊盘Padl的布 线"Wire"的耦合较之将焊盘提供在非易失性半导体存储芯片Mem的 多个边上的情况更简单。
如图11所示，控制器芯片Mj:trl布置在靠近于与非易失性半导体 存储芯片Mem的短边SLl相对的短边(第一短边)SL2的边上，其中 在SL1上布置了非易失性半导体存储芯片的焊盘Padl 。
耦合到控制器芯片M—Ctrl中的电路的多个焊盘Pad2 (下文中，描 述为控制器的焊盘)沿着与短边SL1相对的短边SL2来布置，其中在 SL1上将非易失性半导体存储芯片的焊盘Padl布置在非易失性半导体 存储芯片Mem中。
控制器的焊盘Pad2集中提供在控制器芯片M_Ctrl的长边之一上。 在控制器芯片M一Ctrl具有矩形形状的情况中，比所述形状是相同面积 的方形的情况更容易集中地将控制器的焊盘Pad2提供于 一 边上。
控制器的焊盘Pad2经由布线"Wire"耦合到沿着非易失性半导体 存储芯片Mem的短边SL2而布置在布线板"Board"上的布线板焊盘 Padl2。
通过使用一边，可以耦合焊盘而无需使得经由布线"Wire"进行的 耦合很复杂。
在安全IC芯片SecIC中，如图11所示，耦合到安全IC芯片SecIC 中的电路的焊盘Pad3 (在下文中，描述为安全IC芯片的焊盘)布置在 靠近安全IC芯片SecIC的四个角的位置中。
在电压供应中断单元BlkIC中，如图11所示，布置了耦合到电压 供应中断单元BlkIC中的电路的焊盘Pad4(在下文中，描述为电压供应 中断单元的焊盘)。
安全IC芯片的焊盘Pad3和电压供应中断单元的焊盘Pad4经由沿 着非易失性半导体存储芯片Mem的长边ML1布置的布线板的焊盘 Padl3和布线"Wire"纟皮此耦合。
如图ll所述，电压供应中断单元BlkIC中的面对非易失性半导体 存储芯片Mem的长边MLl (类似于也面对长边ML2 )的边的长度短于 安全IC芯片SecIC该边的长度。
结果，通过将安全IC芯片的焊盘Pad3布置在靠近安全IC芯片SecIC 的四个角的位置中，可以确保距离耦合到电压供应中断单元BlkIC的布 线"Wire"的充足间隔多于安全IC芯片的焊盘Pad3布置在安全IC芯 片SecIC的中心位置中的情况。还可以设计为使得耦合到安全IC芯片 SecIC的布线"Wire"不在电压供应中断单元BlkIC上方延伸。
在沿着非易失性半导体存储芯片Mem的一个长边MLl布置的布线 板的焊盘padl3中，将待耦合到安全IC芯片的焊盘Pad3的焊盘布置为 夹着耦合到电压供应中断单元的焊盘Pad4的焊盘。
借助于该配置，可以防止在安全IC芯片的焊盘Pad3和布线板的焊 盘Padl3之间以及在电压供应中断单元的焊盘Pad4和布线板的焊盘 Padl3之间进行耦合的布线"Wire"的布线配置变得复杂。
电源的焊盘等
半导体芯片的焊盘Padl至Pad4经由布线"Wire"耦合到布线板的 焊盘Padll至Padl3,如图11所示。
已经使用图1作为等效电路图在上述第一实施方式中描述了，电源 电压从外部端子供应到非易失性半导体存储芯片Mem。图11示出了用 将电源电压从外部端子供应到非易失性半导体存储芯片Mem的布线。
如图ll所示，电源端子Vcc耦合到第一电源线VccLl，其中电源 电压从外部供应到所述电源端子Vcc。第一电源线VccLl耦合到焊盘 VccP一BB,其在布线板的焊盘Padl3中耦合到电压供应中断单元BMC。
特别地，焊盘VccP一BB经由布线"Wire"耦合到电压供应中断单 元的焊盘Pad4中的焊盘B—VccP，其用于将电源电压供应到电压供应中 断单元BlkIC。用于将电源电压输出到第二电源线VccL2的焊盘
其耦合到第二电源线VccL2的布线板的焊盘Vcc2P_BB。
图11中所示的第二电源线VccL2提供在布线板"Board"中并且耦 合到布线板的焊盘BF—VccP用于将电源电压供应到非易失性半导体存 储芯片Mem。
布线板的焊盘BF—VccP耦合到非易失性半导体存储芯片上的焊盘 F—VccP用于经由布线将电源电压供应到非易失性半导体存储芯片 Mcm。
作为 一 个示例描述了电源电压系统的布线和焊盘的耦合。如从图11 理解到的，接地电压系统、信号系统以及数据系统也经由布线和焊盘而耦合。
非易失性半导体存储芯片Mem和控制器芯片M一Ctrl的焊盘Padl 和Pad2的数目不限于图11中所示的那些。
布线沐反
图12是沿着图11中所示的布局示图中的线A-A，的剖面图。 布线板"Board"具有多个半导体芯片安装于其上的作为第一表面 的放置表面F一l和在放置表面F—1的背面上的反面的作为第二表面的电 极表面F—2。电极表面F_2具有反面焊盘Padr作为用于耦合到外部的电 极，如第一实施方式中参考图2所述。布线板"Board"具有如图l2所 示的多个布线板层(在第六实施方式中，两个布线板层Board 1和Board2 ) 并且通过堆叠布线寿反层Boardl和Board2而形成。
如图12所示，布线板层Boardl具有第一引线LeadJ用于经由放
置表面F—1上的布线板的焊盘Padll至Padl3耦合半导体芯片。第一引 线Lead—l对应于图11中的第二电源线VccL2等。
布线板层Board2具有第二引线Lead—2用于耦合提供于放置表面 F—1的布线板的焊盘Padll至Padl3 (在图12中，尤其是，布线板的焊 盘Padl2 )和提供于电极表面F—2的反面焊盘Padr。第二引线Lead—2 对应于图11中的第一电源线VccLl等。
第一引线Lead一l经由掩埋电极TPI耦合到布线板的焊盘Padll至 Padl3等(在图12中，尤其是布线板的焊盘Padll )。
类似地，第二引线Lead—2经由掩埋电极TP2耦合到布线板焊盘 Padll至Padl3等(在图12中，尤其是布线板的焊盘Padl2 )，并且经 由掩埋电极TP3耦合到反面焊盘Padr,该反面焊盘Padr耦合到外部。
如上所述，通过提供两个引线，可以消除布线横跨彼此的问题，并 且提高了布线的灵活性。在这种情况下，非易失性半导体存储芯片的焊 盘Padl沿着两个短边SL1和SL2而布置。
图13是示出了其中非易失性半导体存储芯片的焊盘Padl以不同于 图11中所示的非易失性半导体存储芯片Mem的方式沿着非易失性半导 体芯片Mem的两个短边SLl和SL2而安排的情况的布局示图。
在所述示例中，控制器芯片M—Ctrl布置在电压供应中断单元BlkIC 布置于其上的非易失性半导体存储芯片Mem的长边MLl相对的长边 ML2上。
借助于该配置，如图13所示，可以布置位于短边SL1和SL2上的 非易失性半导体存储芯片的焊盘Padl和控制器焊盘Pad2，而无需彼此 重叠。
电压供应单元BlkIC的其他放置
图11示出了布置电压供应中断单元使其排列在非易失性半导体存 储芯片Mem的长边ML1和安全IC芯片SecIC之间的情况。
作为另一方法，如图14所示，电压供应中断单元BlkI,C可以堆叠 在安全IC芯片SecIC上使得不覆盖安全IC芯片的焊盘Pad3。
借助于该配置，例如，即使当卡的形状变小时，尤其是即使当非易
失性半导体存储芯片Mem变小时，电压供应中断单元BlkIC也可以有 效地布置在卡或者芯片上。
作为另一方法，如图15所示，电压供应中断单元BlkIC可以布置 为靠近图11中所示的放置相对边上的非易失性半导体存储芯片Mem的 长边ML2。借助于该配置，例如，在其中安全IC芯片的焊盘Pad3的数 目增加从而添加安全IC芯片SecIC的功能的情况下，可以防止布线 "Wire，，的短路。
在第六实施方式中，已经使用第一实施方式作为示例描述了安装配 置。所述配置还可以应用到其他实施方式。
第六实施方式的效果
如上所述，通过将具有较小形状的半导体芯片堆叠于非易失性半导 体存储芯片Mem上，在卡的形状变小的情况下还可以布置半导体芯片。
在沿着半导体芯片的一边集中布置半导体芯片的焊盘Padl至Pad4 的情况下，在半导体芯片安装于其上的布线板的焊盘Padll至Padl3与 半导体芯片上的焊盘之间容易布线耦合。
在将多个非易失性半导体存储芯片Mem堆叠于布线板"Board"上 的情况下，当沿着半导体芯片的一边集中提供焊盘时，堆叠较容易。
进一步，在将控制器芯片M—Ctrl安装于非易失性半导体存储芯片 Mem上的情况下，控制器M—Ctrl沿着一边布置，所述边不同于非易失 性半导体芯片的焊盘Padl沿着其布置的一边，且布置在靠近于不同于 焊盘Padl沿着其布置的那一边的位置中。其减小以下危险，即耦合控 制器的焊盘Pad2和布线板的坪盘Padll至Padl3的布线"Wire"与耦 合非易失性半导体存储芯片的焊盘Padl和布线板的焊盘Padl 1至Padl3 的布线"Wire"相接触并且促进布线"Wire"的耦合。
其他实施方式
已经描述了第一至第六实施方式。实施方式可以组合或者实施方式
可以部分组合。实施方式可以适当地通过组合其他实施方式而改变。
本发明可以应用于例如配置具有多个卡功能的IC卡所必须的半导 体工业。
权利要求
1. 一种半导体器件，包括:电源端子，对其供应第一电源电压和高于所述第一电源电压的第二电源电压；接地端子，对其供应接地电压；第一电源线，其耦合到所述电源端子；逻辑半导体芯片，其耦合到所述第一电源线和所述接地端子，所述逻辑半导体芯片工作在所述第一电源电压和所述第二电源电压中的任何一个上，并且对输入数据执行逻辑处理；电力供应中断半导体芯片，其耦合到所述第一电源线和所述接地端子，当供应所述第一电源电压时，将电压输出到第二电源线，并且当供应所述第二电源电压时，停止将电压供应到第二电源线；非易失性半导体存储芯片，其耦合到所述第二电源线和所述接地端子并且在供应电压时工作；以及控制器芯片，其耦合到所述第二电源线和所述接地端子，所述控制器芯片具有第一端子，信号输入到所述第一端子，并且在接收到输入信号时，向所述非易失性半导体存储芯片输入数据/从所述非易失性半导体存储芯片输出数据。
2. —种半导体器件，包括电源端子，对其供应第 一 电源电压和高于所述第 一 电源电压的 第二电源电压；接地端子，对其供应接地电压； 第一电源线，其耦合到所述电源端子；逻辑半导体芯片，其耦合到所述第一电源线和所述接地端子，所述逻辑半导体芯片工作在所述第一电源电压和所述第二电源电压 中的任何一个上，并且对输入数据执行逻辑处理；电力供应中断半导体芯片，其耦合到所述第一电源线和所述接 地端子，当供应所述第一电源电压时，将电压输出到第二电源线，并且当供应所述第二电源电压时，停止将电压供应到第二电源线； 非易失性半导体存储芯片，其耦合到所述第二电源线和所述第一电源线并且在供应电压时工作；以及控制器芯片，其耦合到所述第二电源线和所述第一电源线，所述控制器芯片具有第一端子，信号输入到所述第一端子，并且在接收到输入信号时，向所述非易失性半导体存储芯片输入数据/从所述非易失性半导体存储芯片输出数据。
3. 根据权利要求1所述的半导体器件，其中所述非易失性半导体存储芯片的面积大于所述逻辑半导体 芯片、所述电力供应中断半导体芯片以及所述控制器芯片的面积， 以及其中所述逻辑半导体芯片、所述电力供应中断半导体芯片以及 所述控制器芯片安装在所述非易失性半导体存储芯片上方。
4. 根据权利要求3所述的半导体器件，其中所述非易失性半导体存储芯片具有矩形形状，其中焊盘沿着所述矩形形状的四个边中之一而安排，其中多个非易失性半导体存储芯片堆叠使得所述非易失性半导体芯片的焊盘在所述非易失性半导体存储芯片中排成直线，以及 其中所述控制器芯片安装在所述堆叠的芯片中的最上面非易失性半导体存储芯片上方，沿着与布置所述非易失性半导体存储芯片的焊盘的一边不同的一边，在靠近于所述不同边的位置中。
5. —种半导体器件，包括电源端子，对其供应第一电源电压和高于所述第一电源电压的 第二电源电压；接地端子，对其供应接地电压； 第一电源线，其耦合到所述电源端子；逻辑半导体芯片，其具有电力供应中断电路，当供应所述第一 电源电压时，用于将电压输出到第二电源线，以及当供应所述第二 电源电压时，停止将电压供应到第二电源线，其中所述逻辑半导体 芯片耦合到所述第 一 电源线和所述接地端子，所述逻辑半导体芯片 工作在所述第一电源电压和所述第二电源电压中的任何一个上，并且对输入数据执行逻辑处理；非易失性半导体存储芯片，其耦合到所述第二电源线和所述接 地端子并且在供应电压时工作；以及控制器芯片，其耦合到所述第二电源线和所述接地端子，所述 控制器芯片具有第一端子，信号输入到所述第一端子，并且在接收 到输入信号时，向所述非易失性半导体存储芯片输入数据/从所述非 易失性半导体存储芯片输出数据。
6. —种半导体器件，包括 电源端子，对其供应电源电压； 接地端子，对其供应接地电压； 第一电源线，其耦合到所述电源端子；第一半导体芯片，其耦合到所述第一电源线和所述接地端子； 电源电压供应控制电路，其耦合到所述第 一 电源线和所述接地 端子并且根据从外部输入的信号而控制电压是否从所述第一电源线输出到第二电源线；以及第二半导体芯片，其耦合到所述第二电源线和所述接地端子并且在接收到供应的电压时工作。
7. 根据权利要求6所述的半导体器件，进一步包括第三半导体 芯片，其不同于第一和第二半导体芯片并且具有电源电压供应控制电路，其中所述从外部输入的信号供应到所述第一半导体芯片，以及其中响应于从外部输入的信号的从所述第一半导体芯片供应的 信号被供应到所述第三半导体芯片，并且所述电源电压供应控制电^各控制电压输出。
8. 根据权利要求6所述的半导体器件，其中所述第二半导体芯 片具有即使当电源电压的供应停止时也能够保留数据的非易失性半 导体存储芯片。
9. 根据权利要求6所述的半导体器件，其中所述第二半导体芯所得的电压供应到内部。
10. —种半导体器件，包括第一半导体芯片，其耦合到对其供应第一电源电压的电源端子 和对其供应接地电压的接地端子，并且根据输入信号输出控制信号；电力供应中断半导体芯片，其耦合到所述电源端子和所述接地 端子并且根据所述控制信号的输出供应或者停止供应第二电源电压 到电源线；非易失性半导体存储芯片，其耦合到所述电源线和所述接地端 子，所述非易失性半导体存储芯片在接收到第二电源电压时工作， 并且响应于从第 一 端子输入的信号而输入/输出数据；控制器芯片，用于控制所述非易失性半导体存储芯片；以及布线板，其具有第一表面和第二表面，在所述第一表面上方安 排了所述第一半导体芯片、所述电力供应中断半导体芯片、所述非 易失性半导体存储芯片或者所述控制器芯片，所述第二表面具有外 部端子用于向提供于所述第一半导体芯片的第二端子和所述控制器 芯片的第一端子输入信号/从提供于所述第一半导体芯片的第二端子 和所述控制器芯片的第一端子输出信号，其中所述布线板、所述第一半导体芯片、所述电力供应中断半 导体芯片、以及所述控制器芯片具有待经由布线彼此耦合的焊盘，其中所述非易失性半导体存储芯片具有矩形形状并且提供在所 述布线纟反上方，其中所述第一半导体芯片的面积小于所述非易失性半导体存储 芯片的面积，其中所述第一半导体芯片布置在所述非易失性半导体存储芯片 上方，其中所述第一半导体芯片的焊盘沿着所述非易失性半导体存储 芯片的矩形形状的第一长边提供并且经由布线耦合到沿着所述第一 长边提供的布线板的焊盘，其中所述控制器芯片的面积小于所述非易失性半导体存储芯片 的面积，其中所述控制器芯片安排在所述非易失性半导体存储芯片上方，其中所述控制器芯片的焊盘沿着所述非易失性半导体存储芯片 的矩形形状的第 一短边或者第二长边提供并且经由布线耦合到沿着 所述第一短边或者所述第二长边提供的布线板的焊盘，其中所述电力供应中断半导体芯片的面积小于所述非易失性半 导体存储芯片的面积，存储芯片上方，以及其中所述电力供应中断半导体芯片的焊盘沿着所述非易失性半 导体存储芯片的矩形形状的所述第 一 长边提供并且经由布线耦合到 沿着所述第一长边提供的布线板上方的焊盘。
11.根据权利要求IO所述的半导体器件，其中所述电力供应中断半导体芯片提供在沿着所述非易失性半导体存储芯片的矩形形状的所述第一长边提供的布线板的焊盘和所述第一半导体芯片之间，其中所述第一半导体芯片和所述电力供应中断半导体芯片中的 每个具有矩形形状，以及其中面向所述非易失性半导体存储芯片的矩形形状的所述第一长边的所述第一半导体芯片的矩形形状的一边长于面向所述非易失 性半导体存储芯片的所述第一长边的所述电力供应中断半导体芯片的一边。
全文摘要
本发明实现一种卡，在该卡上安装了工作在高电源电压和低电源电压两者上的安全IC芯片(第一半导体芯片)，以及工作在较低电源电压的非易失性半导体存储芯片。实现了一种当提供高电源电压时，用于操作卡而不向非易失性半导体存储芯片施加不利影响的装置。一种卡具有电压供应中断单元，其耦合到电源端子和接地端子，对所述电源端子供应第一电源电压和高于第一电源电压的第二电源电压，并且对接地端子供应接地电压。当供应第一电源电压时，电压供应中断单元将电压供应到非易失性半导体存储芯片，而当供应第二电源电压时，停止将电压供应到非易失性半导体存储芯片。
文档编号H01L23/538GK101377827SQ200810128088
公开日2009年3月4日 申请日期2008年7月29日 优先权日2007年8月29日
发明者三浦武, 水野干滋, 盐田茂雅, 筱原稔, 西泽裕孝, 铃木正之 申请人:株式会社瑞萨科技