专利名称：多晶硅-绝缘体-多晶硅电容结构的制作方法
技术领域：
本发明设计半导体电容制造领域，且特别涉及一种多晶硅一绝缘体一多晶 硅电容结构。
背景技术：
在现在的EEPROM ( Electrically Erasable Programmable Read-Only Memory, 电擦除可编程只读存储器)工艺中，多晶硅 一 绝缘体 一 多晶硅 (poly-isolation-poly， PIP)电容已经广泛应用作为集成电路的电容器件使用。
PIP电容的结构一般为作为电容下极板的底层多晶硅和作为电容上极板的 上层多晶硅，该两层多晶硅中间填充有绝缘体介质，底层多晶硅和上层多晶硅 通过填充有金属材料的接触孔分别与金属层相连接。
但是一般情况下PIP电容会被独立形成在场区，由于单位面积电容较小， 增大电容的唯一方法是增加PIP电容面积，因此带来了芯片面积也随之增大。 如何在保证芯片具有较小尺寸的同时尽量提高PIP电容的电容值成了亟需解决 的问'题。
发明内容
本发明提出一种多晶硅一绝缘体一多晶硅电容结构，具有更大的电容值， 同时可以有效节省版图面积。
为了达到上述目的，本发明提出 一种多晶硅一绝缘体一多晶硅电容结构， 其包括
多晶硅基底以及其上依次设置的第一多晶硅层，绝缘层以及第二多晶硅层， 其中所述第 一多晶硅层作为电容的一端，所述第二多晶硅层和所述多晶硅基底 作为电容的另一端。
进一步的，所述电容结构设置于有源区构成电容并联。进一步的，有源区和第一多晶硅层构成的电容与第一多晶硅层和第二多晶 硅层构成的电容并联。
本发明提出的多晶硅一绝缘体一多晶硅电容结构使用第一多晶硅层作为电 容的一端，第二多晶硅层和所述多晶硅基底作为电容的另一端，这样的结构可 以有效利用侧壁的面积，从而提高电容值，节省版图面积。该电容结构设置于 有源区构成电容并联，利用有源区和第一多晶硅层构成的电容与第一多晶硅层 和第二多晶硅层构成的电容并联，增加了电容值。
图1所示为本发明较佳实施例的电容结构剖面图。
图2所示为本发明较佳实施例的电容结构俯视图。
具体实施例方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
本发明提出一种多晶硅一绝缘体一多晶硅电容结构，具有更大的电容值， 同时可以有效节省版图面积。
请参考图1，图1所示为本发明较佳实施例的电容结构剖面图。本发明提出 的多晶硅一绝缘体一多晶硅电容结构，其包括多晶硅基底100以及其上依次 设置的第一多晶硅层200,绝缘层300以及第二多晶硅层400，其中所述第一多 晶硅.层200作为电容的一端A,所述第二多晶硅层400和所述多晶硅基底100 作为电容的另一端B，共同构成PIP电容结构。
再请参考图2，图2所示为本发明较佳实施例的电容结构俯视图。从图中可 见，多晶硅一绝缘体一多晶硅电容结构的第一多晶硅层200位于第二多晶硅层 400和所迷多晶硅基底100之间，第一多晶硅层200为网格状分布。
本发明的多晶硅一绝缘体一多晶硅电容结构相当于在多晶硅基底100中间 打开一个正方体用于放置由第一多晶硅层200和第二多晶硅层400构成的电容 结构，虽然上下面的面积少了，但是另外四个面的面积-波利用了，即充分利用 了多晶石圭基底100的側壁，所以总的电容面积增加了 。
根据本发明较佳实施例，所述多晶硅一绝缘体一多晶硅电容结构设置于有源区构成电容并联，其中有源区和第一多晶硅层200构成的电容与第一多晶硅 层200和第二多晶硅层400构成的电容并联，从而增加电容结构的电容值。
本发明提出的多晶硅一绝缘体一多晶硅电容结构使用第一多晶硅层作为电 容的一端，第二多晶硅层和所述多晶硅基底作为电容的另一端，这样的结构可 以有效利用侧壁的面积，从而提高电容值，节省版图面积。该电容结构设置于 有源区构成电容并联，利用有源区和第一多晶硅层构成的电容与第一多晶硅层 和第二多晶硅层构成的电容并联，增加了电容值。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明 所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各 种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
权利要求
1. 一种多晶硅—绝缘体—多晶硅电容结构，其特征在于包括多晶硅基底以及其上依次设置的第一多晶硅层，绝缘层以及第二多晶硅层，其中所述第一多晶硅层作为电容的一端，所述第二多晶硅层和所述多晶硅基底作为电容的另一端。
2. 根据权利要求1所述的多晶硅一绝缘体一多晶硅电容结构，其特征在于 所述电容结构设置于有源区构成电容并联。
3. 根据权利要求2所述的多晶硅一绝缘体一多晶硅电容结构，其特征在于 有源区和第一多晶硅层构成的电容与第一多晶硅层和第二多晶硅层构成的电容 并联。
全文摘要
本发明提出一种多晶硅—绝缘体—多晶硅电容结构，其包括多晶硅基底以及其上依次设置的第一多晶硅层，绝缘层以及第二多晶硅层，其中所述第一多晶硅层作为电容的一端，所述第二多晶硅层和所述多晶硅基底作为电容的另一端。进一步的，该电容结构设置于有源区构成电容并联，利用有源区和第一多晶硅层构成的电容与第一多晶硅层和第二多晶硅层构成的电容并联，增加了电容值。本发明提出的多晶硅—绝缘体—多晶硅电容结构，具有更大的电容值，同时可以有效节省版图面积。
文档编号H01L29/92GK101465384SQ200810204970
公开日2009年6月24日 申请日期2008年12月30日 优先权日2008年12月30日
发明者靖 顾 申请人:上海宏力半导体制造有限公司