专利名称：掩膜只读存储器的制造方法
技术领域：
本发明涉及半导体储存器件的制造方法，特别是涉及一种掩膜只读存储器
(MROM)的制造方法。
背景技术：
掩膜只读存储器(MROM)是半导体存储器的常见种类之一，其广泛应用 于计算机等电子产品中。掩膜只读存储器由存储单元阵列和外围逻辑电路组成， 存储单元阵列往往由相互正交的位线和字线构成其中利用离子注入工艺在存 储单元区形成埋设层，进一步热处理便可以构成位线，而字线往往为栅极结构， 其通过光刻与刻蚀工艺而构成；而外围逻辑电路往往包括多个逻辑晶体管。在 现有的掩膜只读存储器制造过程中，外围逻辑电路的逻辑晶体管的栅极结构与 存储单元阵列的栅4及结构(字线)利用同一才册才及物质层制作，然而他们的制作 过程却与标准CMOS逻辑工艺技术不兼容，具体如下
存储单元阵列的栅极结构往往利用掺杂好的多晶硅构成，以提高存储器性 能，故在现有掩膜只读存储器制造工艺中，利用掺杂好的多晶硅构成栅极物质 层，然而在标准CMOS工艺中，PMOS与NMOS的栅极掺杂类型不同，致使现 有的掩膜只读存储器的制造工艺与标准CMOS逻辑工艺技术不兼容，而在后续 的掺杂注入中，极易造成对存储器性能的干扰。
另外，在现有的掩膜只读存储器制造工艺中，4册极物质层经光刻、刻蚀工 艺后，形成所需形状的栅极，而后于栅极上沉积鴒，以降低栅极结构的阻值。 然而栅极结构的形成过程是半导体制造的前端工艺，对环境的洁净度要求较高， 往往不希望涉及到鴒等较脏的工艺过程，因为这样会导致前后端机台的混用， 增加工艺复杂度。
此外，在栅极结构形成之后，需要在栅极结构上形成金属硅化物，然而外 围逻辑电路的有源区阻值较大，会导致外围电路速度慢的问题出现，故在外围逻辑电路的有源区形成金属硅化物，会很好的解决这一问题。如此，在掩膜只 读存储器制造过程，便涉及到金属硅化物选择性形成的问题。
发明内容
本发明所要解决的技术问题是掩膜只读存储器的制造工艺与标准CMOS逻 辑工艺的兼容性问题。
为此，本发明提供一种掩膜只读存储器的制造方法，包括提供定义有存 储单元区和外围电路区的半导体衬底；于半导体衬底上形成未经掺杂的栅极物 质层；刻蚀栅极物质层，形式所需形状的栅极；于半导体衬底上依次形成第一 氧化硅层与氮化硅层；于存储单元区填充介质层；于半导体衬底上形成第二氧 化硅层；进行氧化硅和氮化硅的刻蚀，于存储单元区去除栅极上的氮化硅层， 并于外围电路区形成栅极侧墙；进行栅极掺杂。
进一步的，所述掩膜只读存储器的制造方法，在完成栅极掺杂后还包括 于存储单元区写入数据；形成阻挡层覆盖外围电路区无需形成金属硅化物的逻 辑晶体管所在区域；在所述存储单元区所填充的介质层与外围电路区所形成的 阻挡层的保护下，分别在存储单元区的栅极上以及外围电路区的栅极和有源区 上形成金属硅化物。
进一步的，所述于存储单元区写入数据的过程包括对需要写入数据0的 存储单元进行重掺杂离子注入；对需要写入数据1的存储单元不进行离子注入。
进一步的，所述阻挡层为氧化硅层。
进一步的，所述金属硅化物为钬硅化物或钴硅化物。
进一步的，所述金属硅化物的形成过程包括依次'践射一金属和一金属氮 化物；进行第一次高温热处理，以形成金属硅化物；湿法刻蚀去除未反应的所 述金属和所述金属氮化物；进行第二次高温热处理，以降低金属硅化物的阻值。
进一步的，所述金属为钴，且所述金属氮化物为氮化钛。
进一步的，所述第一次高温热处理的温度为530度，时间为30秒；所述第 二次高温热处理的温度为S66度，时间为30秒。
进一步的，所述金属钴的厚度为8nm,且所述氮化钛的厚度为20nm。
进一步的，所述栅极掺杂是在外围电路区逻辑晶体管的源、漏离子注入时完成的。
进一步的，所述介质层由氧化硅构成。
进一步的，所述介质层的填充过程包括于半导体衬底上淀积氧化硅，且 该氧化硅高于所述栅极；进行化学机械抛光并湿法刻蚀所述氧化硅，于所述栅 极之间形成氧化硅填充；利用光刻与刻蚀技术，保留存储单元区的氧化硅，并 去除外围电路区的氧化硅。
进一步的，所述氧化硅的厚度为450nm。
进一步的，所述第一氧化硅层的厚度为15nm,氮化硅层的厚度为30nm， 且第二氧化硅层的厚度为80到100nm。
进一步的，所述栅极物质层包括栅极氧化层与未经掺杂的多晶硅层。 综上所述，以上所提供的掩膜只读存储器的制造方法利用未经掺杂的栅极 物质层来构造栅极，从而使得该工艺流程与标准的CMOS工艺兼容，避免了前 期掺杂好栅极物质层所带来的逻辑工艺不兼容问题。此外，未利用沉积鴒来降 低栅板的阻值，而是完成栅极刻蚀以及外围电路区栅极侧墙的制作后，进行栅 极掺杂来降低栅极的阻值，从而避免了前后端机台混用的情况，降低了工艺复 杂度。
另外，在存储单元区栅极间隙填充的介质层，不仅解决了存储单元区的金 属硅化物选择性形成问题，而且在存储单元的栅极掺杂时，可以与外围电路的 源漏离子注入同时进行，并避免了千扰存储器性能，还可以节省一层用于才册极 掺杂的光罩。
此外，在ONO (氧化碰-氮化硅-氧化硅)侧墙形成过程中，在形成第一氧 化硅层与氮化硅层后，插入存储单元区阵列介质层填充工艺，从而形成比较薄 的ON层来扩大介质层沉积的工艺空间，有利于半导体存储器的集成度的进一 步提高；且所形成的ON层中的氮化硅层可同时作为后续介质层湿法刻蚀的停 止层；并且所形成的ON层与第二氧化硅层相结合，形成了与传统的逻辑工艺 完全一样的ONO侧墙。
图1为本发明一实施例所提供的掩膜只读存储器的制造方法的流程示意图；图2为本发明一实施例所提供的掩膜只读存储器的制造方法在完成栅极掺 杂后的流程示意图3为本发明一实施例所提供的掩膜只读存储器的制造方法中存储单元区 介质层的填充工艺流程图4至图20为本发明一实施例所提供的掩膜只读存储器的制造过程示意图。
具体实施例方式
为使本发明的技术特征更明显易懂，下面结合附图与实施例，对本发明做 进一步的描迷。
请参考图1,其为本发明一实施例所提供的掩膜只读存储器的制造方法的流 程示意困。如图所示，该掩膜只读存储器的制造方法包括如下步骤 Sl:提供定义有存储单元区和外围电路区半导体衬底； S2:于半导体衬底上形成未经掺杂的栅极物质层； S3:刻蚀栅极物质层，形式所需形状的栅极； S4:于半导体衬底上依次形成第一氧化硅层与氮化硅层； S5:于存储单元区填充介质层； S6:于半导体衬底上形成第二氧化硅层；
S7:进行氧化硅和氮化硅的刻蚀，于存储单元区去除栅极上的氮化硅层， 并于外围电路区形成4册极侧墙； S8:进行栅极掺杂。
在以上工艺中利用未经掺杂的栅极物质层来构造栅极，且未沉积鴒来降低 栅极的阻值，而是完成栅极刻蚀以及外围电路区栅极侧墙的制作后，进行栅极 掺杂来降低栅极的阻值，从而使得该工艺流程与标准的CMOS工艺兼容，避免 了前期掺杂好栅极物质层所带来的逻辑工艺不兼容问题。而且，在半导体前端 工艺中，避免了沉积金属鴒等比较脏的工艺步骤，避免了前后端机台的混用的 情况，降低了工艺复杂度。
此外，以上步骤S8中所进行的栅极掺杂是在外围电路区逻辑晶体管的源、 漏离子注入时完成的，如此存储单元区栅极掺杂可同时与外围电路区逻辑晶体管的源、漏离子注入同时完成，且步骤S5中所填充的介质层在此注入过程中可 有效地避免存储器性能的千扰，且可以节省用于存储单元区栅极掺杂的光罩。
而在以上步骤S5中所填充的介质层很好的解决了存储单元区金属硅化物的 选择性形成问题。具体请参考图2，该掩膜只读存储器的制造方法在在完成栅极 掺杂后还包括如下步骤，以在半导体村底上有选择的形成金属硅化物，即在存 储单元区的栅极上形成金属硅化物以及在外围电路区的 一些逻辑晶体管栅极和 有源区上形成金属硅化物
S9:于存储单元区写入数据；
S10:形成阻挡层，以覆盖外围电路区无需形成金属硅化物的逻辑晶体管所 在区域；
Sll:在存储单元区所填充的介质层与外围电路区所形成的阻挡层的保护 下，分别在存储单元区的栅极上以及外围电路区的栅极和有源区上形成金属硅 化物。
当然，以上存储单元区数据写入是通过以下方法实现的对需要写入数据0 的存储单元进行重掺杂离子注入；以提高其阈值电压；对需要写入数据1的存 储单元不进行离子注入，以保持低阈值电压。
另外，阻挡层通常为氧化硅层。金属硅化物往往为钛硅化物或钴硅化物。 栅极物质层往往包括捬极氧化层与未经掺杂的多晶硅层。存储单元区所填充的 介质层往往由氧化硅构成，其填充工艺请参考图3，具体如下
S51:于半导体衬底上淀积氧化硅，且该氧化硅高于所形成的栅极；
S52:进行化学机械抛光并湿法刻蚀所述氧化硅，于栅极之间形成氧化硅填
充；
S53:利用光刻与刻蚀技术，保留存储单元区的氧化硅，而去除外围电路区 的氧化硅。
通常，所填充氧化硅的厚度为450nm,第一氧化硅层(底氧化硅层)的厚 度为15nm,氮化硅层的厚度为30nm，且第二氧化硅层(顶氧化硅层)的厚度 为80到100nm。
可见，以上工艺采用ON-O两步侧墙法，即不同于以往ONO (氧化硅-氮化 硅-氧化硅)结构的形成过程，而是在形成底层氧化硅与氮化硅后，插入存储单元区阵列介质层填充工艺，从而在步骤S4所形成的薄ON层扩大了介质层沉积
的工艺空间，有利于半导体存储器的集成度的进一步提高；且在步骤S4所形成
的ON层中的氮化硅层可同时作为后续介质层(氧化硅)湿法刻蚀的停止层； 并且在步骤S4所形成的ON层与步骤S6中所形成的氧化硅层相结合，形成了 与传统的逻辑工艺完全一样的ONO侧墙。
为了使以上步骤更为明显易懂，下面结合一个具体的实施过程，由图4至 图20示出，来详细i兑明以上制造工艺
第一步如图4所示，提供定义有存储单元区12和外围电路区14的半导 体衬底IO，并于外围电路区形成浅沟槽隔离结构20。
第二步如图5所示，于外围电路区14进行N型和P型阱的离子注入。
第三步如图6所示，在存储单元区12形成位线BL,其往往通过离子注 入的方式形成。
第四步如图7所示，生长栅极物质层(通常包括栅氧化层和栅多晶硅层)， 并利用光刻胶定义栅极，而后进行刻蚀形成所需形状的栅极30,然后去除光刻 胶。
第五步如图8所示，于外围电路区14进行N型和P型晶体管的轻掺杂漏 极(LDD)离子注入，于外围电路区14的栅极30两侧形成轻掺杂源漏区40。
第六步如图9所示，顺序沉积底氧化硅层51与氮化硅层52,通常底氧化 硅层51的厚度大约为15nm，氮化硅层52的厚度大约为30nm。
第七步如图10所示，沉积一层厚氧化硅60,其厚度在450nm左右。
第八步如图ll所示，进行化学机械抛光(CMP)以及湿法氧化硅刻蚀， 于栅极30之间形成氧化硅填充61 。
第九步如图12所示，在整个半导体衬底10上形成光刻胶70,进行光刻， 打开外围电路区14，存储单元区12被光刻胶70掩盖。
第十步如图13所示，湿法去除外围电路区14的氧化硅，然后去除光刻 胶70,此时氮化硅层52可以作为此湿法刻蚀过程中的停止层。
第十一步如图14所示，淀积顶氧化硅层53 (通常其厚度为80-100nm), 然后分别进行氧化硅和氮化硅的干法刻蚀，在外围电路区14形成逻辑晶体管栅 极的侧墙50,同时去除存储单元区12栅极上的氮化硅层52 第十二步如图15所示，于外围电路区14进行N型重掺杂漏极和P型重 掺杂漏极的离子注入，以形成源漏重掺杂区80;于此同时，可进行栅极30的掺 杂。
第十三步如图16所示，于存储单元区12写入数据，即对需要写入数据O 的存储单元Al进行重掺杂离子注入以提高其阈值电压，而对需要写入数据1的 存储单元A2不进行离子注入以保持低阈值电压。
第十四步如图17所示，进行氧化硅湿法刻蚀，去除外围电路区14残留 的氧化硅层53，然后沉积氧化硅层90 (厚度约为20nm )。
第十五步如图18所示，利用光刻胶覆盖无需形成金属硅化物的逻辑晶体 管区域B,去除其他区域的氧化硅层卯，然后去除光刻胶，从而保留了逻辑晶 体管区域B的氧化硅层作为阻挡层91。
第十六步如图19所示，于存储单元区12和外围电路区14的栅极30上 以及外围电路区14未被阻挡层91覆盖的有源区上形成金属硅化物100 (例如 钴硅化物)；其形成过程例如包括依次溅射金属钴(厚度约为8nm)和氮化钛 (厚度约为20nm);进^f亍第一次高温热处理(处理环境温度约为530度，处理 时间约为30秒)以形成金属硅化物；湿法刻蚀去除未反应的金属钴和氮化钛； 进行第二次高温热处理(处理环境温度约为866度，处理时间约为30秒)以降 低金属硅化物的阻值。此时，存储单元区12的栅极30之间所形成氧化硅填充 61便很好的解决了存储单元区金属硅化物的选择性形成问题。
接下来，便可以进行标准的CMOS后段工艺，包括淀积层间介质层(ILD); 进行接触孔光刻和刻蚀；沉积鴒插塞并进行鴒的化学机械抛光；金属互联层的 溅射、光刻与刻蚀，钝化介质层的沉积、光刻与刻蚀；从而形成如图20所示的 掩膜只读存储器。这些都是本领域技术人员所熟知的技术，，而且本领域技术人 员当然可知，根据所需金属互联的层数，其中的一些步骤需要进行多次重复， 在此不再赘述。
可见，以上实施例给出了一种与标准CMOS逻辑工艺兼容的掩膜只读存储 器的制造方法，其具有如下优点
1. 解决了金属硅化物的选择性形成问题。
2. 在存储单元区栅极间隙填充的介质层，不仅解决了存储单元区的金属硅
10化物选择性形成问题，而且在存储单元的栅极掺杂时，可以与外围电路的源漏
离子注入同时进行，并避免了干扰存储器性能；还可以节省一层用于栅极掺杂 的光罩。
3. 采用ON-O两步侧墙法，在在形成底层氧化珪与氮化珪后，插入存储单 元区阵列介质层填充工艺，从而在步骤S4所形成的薄ON层扩大了介质层沉积 的工艺空间，有利于半导体存储器的集成度的进一步提高；且在步骤S4所形成 的ON层中的氮化硅层可同时作为后续介质层(氧化硅)湿法刻蚀的停止层； 并且在步骤S4所形成的ON层与步骤S6中所形成的氧化硅层相结合，形成了 与传统的逻辑工艺完全一样的ONO侧墙。
4. 在金属硅化物形成前的步骤均未涉及到较脏的金属工艺，故均在前端机 台完成，避免了前端机台与后端机台混合使用的情况，从而减少了工艺复杂度。
以上仅为举例，并非用以限定本发明，本发明的保护范围应当以权利要求 书所涵盖的范围为准。
权利要求
1. 一种掩膜只读存储器的制造方法，其特征是，包括提供定义有存储单元区和外围电路区的半导体衬底；于半导体衬底上形成未经掺杂的栅极物质层；刻蚀栅极物质层，形式所需形状的栅极；于半导体衬底上依次形成第一氧化硅层与氮化硅层；于存储单元区填充介质层；于半导体衬底上形成第二氧化硅层；进行氧化硅和氮化硅的刻蚀，于存储单元区去除栅极上的氮化硅层，并于外围电路区形成栅极侧墙；进行栅极掺杂。
2. 根据权利要求1所述的掩膜只读存储器的制造方法，其特征是，在完成 栅极掺杂后还包括于存储单元区写入数据；形成阻挡层覆盖外围电路区无需形成金属硅化物的逻辑晶体管所在区域； 在所述存储单元区所填充的介质层与外围电路区所形成的阻挡层的保护下，分别在存储单元区的柵极上以及外围电路区的栅极和有源区上形成金属硅化物。
3. 根据权利要求2所述的掩膜只读存储器的制造方法，其特征是，所述于 存储单元区写入数据的过程包括对需要写入数据0的存储单元进行重掺杂离子注入； 对需要写入数据i的存储单元不进行离子注入。
4. 根据权利要求2所述的掩膜只读存储器的制造方法，其特征是，所述阻 挡层为氧化硅层。
5. 根据权利要求2所述的掩膜只读存储器的制造方法，其特征是，所述金 属硅化物为钬硅化物或钴硅化物。
6. 根据权利要求2所述的掩膜只读存储器的制造方法，其特征是，所述金 属硅化物的形成过程包括依次溅射一金属和一金属氮化物； 进行第一次高温热处理，以形成金属硅化物； 湿法刻蚀去除未反应的所述金属和所述金属氮化物； 进行第二次高温热处理，以降低金属珪化物的阻值。
7. 根据权利要求6所述的掩膜只读存储器的制造方法，其特征是，所述金 属为钴，且所述金属氮化物为氮化钛。
8. 根据权利要求7所述的掩膜只读存储器的制造方法，其特征是，其中 所述第一次高温热处理的温度为530度，时间为30秒； 所迷第二次高温热处理的温度为866度，时间为30秒。
9. 根据权利要求7所述的掩膜只读存储器的制造方法，其特征是，所述金 属钴的厚度为8nm，且所述氮化钛的厚度为20nm。
10. 根据权利要求1所述的掩膜只读存储器的制造方法，其特征是，所述栅 极掺杂是在外围电路区逻辑晶体管的源、漏离子注入时完成的。
11. 根据权利要求1所述的掩膜只读存储器的制造方法，其特征是，所述介 质层由氧化硅构成。
12. 根据权利要求11所述的掩膜只读存储器的制造方法，其特征是，所述 介质层的填充过程包括于半导体衬底上淀积氧化硅，且该氧化硅高于所述栅极；进行化学机械抛光并湿法刻蚀所述氧化硅，于所述栅极之间形成氧化硅填充；利用光刻与刻蚀技术，保留存储单元区的氧化硅，并去除外围电路区的氧 化硅。
13. 根据权利要求12所述的掩膜只读存储器的制造方法，其特征是，所述 氧化硅的厚度为450nm。
14. 根据权利要求1所述的掩膜只读存储器的制造方法，其特征是，所述第 一氧化硅层的厚度为15nm,氮化硅层的厚度为30nm,且第二氧化硅层的厚度 为80到100nm。
15. 根据权利要求l所述的掩膜只读存储器的制造方法，其特征是，所述栅 极物质层包括栅极氧化层与未经掺杂的多晶硅层。
全文摘要
本发明揭露了一种掩膜只读存储器的制造方法，包括提供定义有存储单元区和外围电路区的半导体衬底；于半导体衬底上形成未经掺杂的栅极物质层；刻蚀栅极物质层，形式所需形状的栅极；于半导体衬底上依次形成第一氧化硅层与氮化硅层；于存储单元区填充介质层；于半导体衬底上形成第二氧化硅层；进行氧化硅和氮化硅的刻蚀，于存储单元区去除栅极上的氮化硅层，并于外围电路区形成栅极侧墙；进行栅极掺杂。可见，其利用未经掺杂的栅极物质层来构造栅极，从而使得该工艺流程与标准的CMOS工艺兼容，避免了前期掺杂好栅极物质层所带来的逻辑工艺不兼容问题。
文档编号H01L21/8246GK101459138SQ20081020496
公开日2009年6月17日 申请日期2008年12月30日 优先权日2008年12月30日
发明者孔蔚然, 徐爱斌, 栋 李, 李荣林, 董耀旗 申请人:上海宏力半导体制造有限公司