专利名称：芯片封装结构的制作方法
技术领域：
本发明是有关于一种芯片封装结构，且特别是有关于一种可堆叠元件的芯片封装 结构。
背景技术：
芯片封装技术的目的是提供给予芯片足够的信号路径、散热路径及结构保护。已 知技术提出一种封装堆叠(package-on-package，POP)的3D封装方式，其可由将多个芯片 封装结构相互堆叠的方式，来减少这些芯片封装结构在线路板上所占的面积。图1绘示已知的一种可应用于封装堆叠的芯片封装结构的剖面示意图。请参照图 1，芯片封装结构100的一芯片110配置于一第一基板120上，而一第二基板130配置于芯 片110上。第二基板130由多条第一导线140与第一基板120电性连接，而芯片110由多 条第二导线150与第一基板120电性连接。详细而言，第一导线140是连接第二基板130的朝向远离芯片110的方向的一表 面132与第一基板120，因此局部的第一导线140是位于表面132上。此外，第二基板130 具有位于表面132的多个焊球接垫134，其适于分别与另一元件的多个焊球(未绘示)接 合。一封装胶体160配置于第一基板120上，并包覆芯片110、第二基板130、第一导线140 及第二导线150，且封装胶体160具有一凹穴162以暴露出这些焊球接垫134。然而，由于封装胶体160需具有凹穴162，因此，需使用特殊设计的模具才能形成 封装胶体160，而这将会增加模具的成本。
发明内容
本发明提出一种芯片封装结构，制作此芯片封装结构的模具成本较低。本发明提出一种芯片封装结构包括一第一基板、一芯片、一第二基板、一第三基 板、多个导电凸块、多条第一导线以及一封装胶体。芯片配置于第一基板上，并与第一基板 电性连接。第二基板配置于芯片上，并具有朝向远离芯片方向的一导线接合面，且导线接合 面具有一第一区域与位于第一区域外侧的一第二区域。第三基板配置于第二基板上，且第 三基板在导线接合面上的投影与第一区域重合，第三基板具有朝向远离芯片方向的一焊球 安装面。导电凸块配置于第二基板与第三基板之间，以电性连接第二基板至第三基板。第 一导线连接第二区域至第一基板，以电性连接第二基板至第一基板。封装胶体配置于第一 基板上，并包覆芯片、第一导线、第二基板及第三基板，且封装胶体暴露出第三基板的焊球 安装面。在本发明的一实施例中，导线接合面相对于第一基板的高度小于焊球安装面相对 于第一基板的高度。在本发明的一实施例中，第一导线相对于第一基板的最大高度小于焊球安装面相 对于第一基板的高度。在本发明的一实施例中，焊球安装面与封装胶体的的表面实质上切齐。
在本发明的一实施例中，芯片封装结构还包括一绝缘层，其配置于第二基板与第 三基板之间，且导电凸块贯穿绝缘层。在本发明的一实施例中，绝缘层的材质包括一粘性材料或一封装胶体。在本发明的一实施例中，芯片封装结构还包括多条第二导线，其连接芯片至第一 基板，以电性连接芯片至第一基板。在本发明的一实施例中，芯片封装结构还包括一粘着层，其配置于第二基板与芯 片之间。在本发明的一实施例中，粘着层包覆各第二导线的局部。在本发明的一实施例中，芯片封装结构还包括一间隔片，其配置于第二基板与芯 片之间。综上所述，由于本发明是采用额外配置一第三基板于第二基板上的方式，使本发 明的封装胶体不需具有凹穴即可暴露出第三基板的焊球安装面，故可降低模具成本。
为让本发明的上述和其它特征和优点能更明显易懂，下文特举实施例，并配合附 图，作详细说明如下，其中图1绘示已知的一种可应用于封装堆叠的芯片封装结构的剖面示意图。图2绘示本发明一实施例的芯片封装结构的剖面示意图。图3绘示本发明另一实施例的芯片封装结构的剖面示意图。图4绘示本发明又一实施例的芯片封装结构的剖面示意图。
具体实施例方式图2绘示本发明一实施例的芯片封装结构的剖面示意图。请参照图2，本实施例的 芯片封装结构200包括一第一基板210、一芯片220、一第二基板230、一第三基板240、多个 导电凸块250、多条第一导线260以及一封装胶体270。芯片220配置于第一基板210上，并与第一基板210电性连接，第一基板210例如 是一承载线路板。具体而言，芯片220可由多条第二导线280电性连接至第一基板210，其 中每条第二导线280的两端分别连接芯片220与第一基板210。此外，芯片220可由配置于 第一基板210上的多个焊球290而与外界电性连接，其中这些焊球290是配置在第一基板 210的一远离芯片220的表面212上。第二基板230配置于芯片220上，并具有朝向远离芯片220方向的一导线接合 面232，且导线接合面232具有一第一区域232a与位于第一区域232a外侧的一第二区域 232b。第二基板230通过多条第一导线260电性连接至第一基板210，其中第一导线260的 两端分别连接第二区域232b与第一基板210。此外，在本实施例中，为增加芯片220与第二基板230的间距，以便于在芯片220 上进行打线工艺，可在第二基板230与芯片220之间配置一间隔片S。间隔片S可为一空白 芯片(dummy die)或一热膨胀系数(CTE)介于芯片220与第二基板230之间的材料片。第三基板240配置于第二基板230上，且第三基板240在导线接合面232上的投影 与第一区域232a重合。第三基板240可通过这些导电凸块250电性连接至第二基板230，其中这些导电凸块250是配置于第二基板230与第三基板240之间。值得注意的是，第二基 板230、第三基板240及这些导电凸块250可构成一基板堆叠结构，且芯片220可通过第一 基板210电性连接至基板堆叠结构，并可通过基板堆叠结构与外界(例如其它的芯片封装 结构)电性连接。基板堆叠结构中的第二基板230与第三基板240皆可为一转接线路板。第三基板240具有朝向远离芯片220方向的一焊球安装面242。在本实施例中，由 于第二基板230是配置于第一基板210与第三基板240之间，所以导线接合面232相对于第 一基板210的高度Hl小于焊球安装面242相对于第一基板210的高度H2。由于第一导线 260是连接到导线接合面232，故可降低第一导线260相对于第一基板210的最大高度H3， 以使其小于焊球安装面242相对于第一基板210的高度H2。此外，第三基板240还可具有 多个位于焊球安装面242的焊球接垫244，其适于与焊球(未绘示)接合。在本实施例中，可在第二基板230与第三基板240之间配置一绝缘层I，且这些导 电凸块250贯穿绝缘层I。绝缘层I的材质包括填充胶料。封装胶体270配置于第一基板210上，并包覆芯片220、第一导线260、第二基板 230及第三基板240，且封装胶体270暴露出第三基板240的焊球安装面242。值得注意的 是，不同于已知技术，本实施例的封装胶体270的表面272可与焊球安装面242实质上切 齐。由于本实施例的封装胶体270不需具有凹穴，因此可用一般的模具制作本实施例的封 装胶体270。如此一来，制作封装胶体270的模具成本较低。图3绘示本发明另一实施例的芯片封装结构的剖面示意图。请参照图3，本实施例 的芯片封装结构300与图2的芯片封装结构200相似。两者的差异的处在于芯片封装结构 300的芯片220是通过多个位于芯片220与第一基板210之间的导电凸块310电性连接至 第一基板210，并且芯片封装结构300不具有图2的间隔片S。图4绘示本发明又一实施例的芯片封装结构的剖面示意图。请参照图4，本实施例 的芯片封装结构400与图2的芯片封装结构200相似。两者的差异之处在于芯片封装结构 400不具有图2的间隔片S，并具有一粘着层410，其配置于第二基板230与芯片220之间， 且粘着层410包覆这些第二导线280的局部。综上所述，由于本发明是采用额外配置一第三基板于第二基板上的方式，使本发 明的封装胶体不需具有凹穴即可暴露出第三基板的焊球安装面，故可降低模具成本。虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属领域中具 有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的 保护范围当视权利要求范围所界定的为准。
权利要求
一种芯片封装结构，包括一第一基板；一芯片，配置于该第一基板上，并与该第一基板电性连接；一第二基板，配置于该芯片上，并具有朝向远离该芯片方向的一导线接合面，且该导线接合面具有一第一区域与位于该第一区域外侧的一第二区域；一第三基板，配置于该第二基板上，且该第三基板在该导线接合面上的投影与该第一区域重合，该第三基板具有朝向远离该芯片方向的一焊球安装面；多个导电凸块，配置于该第二基板与该第三基板之间，以电性连接该第二基板至该第三基板；多条第一导线，连接该第二区域至该第一基板，以电性连接该第二基板至该第一基板；以及一封装胶体，配置于该第一基板上，并包覆该芯片、所述第一导线、该第二基板及该第三基板，且该封装胶体暴露出该第三基板的该焊球安装面。
2.如权利要求1所述的芯片封装结构，其中该导线接合面相对于该第一基板的高度小 于该焊球安装面相对于该第一基板的高度。
3.如权利要求1所述的芯片封装结构，其中所述第一导线相对于该第一基板的最大高 度小于该焊球安装面相对于该第一基板的高度。
4.如权利要求1所述的芯片封装结构，其中该焊球安装面与该封装胶体的的表面切齐。
5.如权利要求1所述的芯片封装结构，还包括一绝缘层，配置于该第二基板与该第三基板之间，且所述导电凸块贯穿该绝缘层。
6.如权利要求5所述的芯片封装结构，其中该绝缘层的材质包括一粘性材料或一封装 胶体。
7.如权利要求1所述的芯片封装结构，还包括多条第二导线，连接该芯片至该第一基板，以电性连接该芯片至该第一基板。
8.如权利要求7所述的芯片封装结构，还包括 一粘着层，配置于该第二基板与该芯片之间。
9.如权利要求8所述的芯片封装结构，其中该粘着层包覆各该第二导线的局部。
10.如权利要求8所述的芯片封装结构，还包括 一间隔片，配置于该第二基板与该芯片之间。
全文摘要
一种芯片封装结构包括一第一基板、一芯片、一第二基板、一第三基板、多个导电凸块、多条导线以及一封装胶体。芯片配置于第一基板上。第二基板配置于芯片上，并具有朝向远离芯片方向的一导线接合面。第三基板配置于第二基板上，并具有朝向远离芯片方向的一焊球安装面。导电凸块配置于第二基板与第三基板之间，以电性连接第二基板至第三基板。导线连接第二基板至第一基板。封装胶体配置于第一基板上，并包覆芯片、导线、第二基板及第三基板，且封装胶体暴露出第三基板的焊球安装面。
文档编号H01L23/31GK101882605SQ20091013711
公开日2010年11月10日 申请日期2009年5月7日 优先权日2009年5月7日
发明者李玉麟 申请人:日月光半导体制造股份有限公司