专利名称：一种新型esd保护的设计方法
技术领域：
本发明涉及半导体芯片设计技术领域，特别是一种应用于DMOS(Double Diffusion MOSFET，双扩散晶体管)的ESD(Electro Static Discharge,静电放电)保护设计 方法。
背景技术：
DMOS是目前半导体领域广泛使用的功率型MOSFET(Metal Oxided Semiconductor Field Effect Transistor金属氧化物半导体场效应管)制造技术，其中，栅极 氧化层(以下简称栅氧层)是栅极和源极的隔离介质，但是在栅极和源极之间积累的静电 过多时，会造成栅氧层的击穿。这种击穿一般是毁灭性的， 一旦击穿，则器件损坏，不 能恢复。为了保护栅氧层不被静电击穿，很多产品都增加了ESD静电保护设计。但是 ESD保护结构会引起栅极和源极之间的漏电流增加，因此，通常根据实际应用情况来决 定是否需要增加ESD保护设计。按照普通的设计，增加ESD保护与不增加ESD保护的 光刻板(MASK)是不能互相兼容的，即一套MASK要么只能生产带有ESD保护的产品， 要么只能生产不带ESD保护的产品。 在DMOS设计中，沟槽型DMOS(Trench DMOS)和平面型DMOS(Planar DMOS) 是两种主要的DMOS设计结构。在沟槽型DMOS中，普通ESD保护的设计方法是将 ESD保护设计在栅极焊区(Gate PAD)上，而在沟槽(Trench)层没有图形。在孔介质层打 开引线孔(CT)后，分别将ESD保护结构的两端与栅极和源极连接(如图1所示，其中 l为源极，2为栅极，4为硅衬底，6为静电保护多晶硅层，7为孔介质层，8为井区，9为 隔离氧化层)。如果不加ESD层，则在孔介质层打开引线孔(CT)后，栅极和源极就通过 井区(Body层)连接在一起(如图2所示，其中l为源极，2为栅极，4为硅衬底，7为 孔介质层，8为井区)，这样栅极和源极就会短接，导致器件失效。同样的道理，平面型 DMOS也存在上述相同的问题。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种利用同一套MASK， 通过选择是否增加ESD层的光刻，既可以生产带有ESD保护的产品，也可生产不带ESD 的产品的ESD保护设计方法。 本发明所采用的技术方案 一种新型ESD保护的设计方法，包括以下步骤(1) 在DMOS器件的硅衬底上依次形成井区、栅极氧化层、栅极多晶硅、孔介质层、源极和 栅极；(2)在上述源极和栅极的引线孔下形成栅极多晶硅；(3)在上述栅极多晶硅与井区 之间形成栅极氧化层，用于使源极和栅极的引线孔打在栅极多晶硅的位置时，通过栅极 氧化层将源极和栅极隔离。 上述步骤(l)中所述的井区上还设有静电保护多晶硅层，所述静电保护多晶硅层与井区之间具有隔离氧化层。所述步骤(2)中所述的栅极多晶硅设于源极和栅极的引线孔 下的沟槽中。 上述步骤(l)中所述的井区上还设有静电保护多晶硅层，所述静电保护多晶硅层
与井区之间具有栅极氧化层。所述步骤(2)中所述的栅极多晶硅设于栅极氧化层上方，所
述栅极多晶硅与静电保护多晶硅层之间具有隔离氧化层。 上述DMOS器件为平面型DMOS器件或沟槽型DMOS器件。 本发明的显著特点在于可实现利用同一套MASK，通过选择是否增加ESD层
的光刻，既可以生产带有ESD保护的产品，也可生产不带ESD保护的产品，从而节省
MASK成本(通常一套MASK的成本十几万元)，亦可大大节省产品的生产成本。
图1为普通沟槽型DMOS的ESD保护设计结构示意图； 图2为普通沟槽型DMOS的ESD层取消后的结构示意图； 图3为本发明所述沟槽型DMOS的ESD保护设计结构示意图； 图4为本发明所述沟槽型DMOS的ESD层取消后的结构示意图； 图5为本发明所述平面型DMOS的ESD保护设计结构示意图； 图6为本发明所述平面型DMOS的ESD层取消后的结构示意图。 图中l为源极，2为栅极，3为栅极氧化层，4为硅衬底，5为栅极多晶硅，6
为静电保护多晶硅层，7为孔介质层，8为井区，9为隔离氧化层。
具体实施例方式
下面结合附图及具体实施例对本发明作进一步的描述。
实施例一沟槽型DMOS的ESD保护设计方法在栅极焊区(Gate PAD)下ESD的引线孔
位置，事先做好沟槽图形，ESD其他步骤设计与普通设计(如图l所示)一致，在硅衬底 4上依次形成井区8、隔离氧化层9、静电保护多晶硅层6(ESD层)、孔介质层7、源极1 和栅极2，然后在源极1和栅极2的引线孔下的沟槽中形成栅极多晶硅5，最后在栅极多 晶硅5与井区8之间形成栅极氧化层3，用于使源极1和栅极2的引线孔打在栅极多晶硅 5的位置时，通过栅极氧化层3将源极和栅极隔离，设计完成后的结构如图3所示。当 ESD层取消不做时，在栅极焊区位置处的引线孔刚好落在沟槽的栅极多晶硅5中，因为 有栅极氧化层3(Gate Oxide)的隔离，所以栅极2和源极1之间没有导通，如图4所示。 这样就达到了同一套MASK，既可制作带ESD保护的产品，又可制作不带ESD保护的产 品的目的。沟槽型DMOS的生产步骤如下 1、在画沟槽(Trench层)图形时，在栅极焊区位置，用于连接栅极和源极的引线 孔下，留下足够大Trench图形；2、在画引线孔介质层(Contact层)图形时，在栅极焊区位置处的引线孔图形， 确保能落在Trench图形中。
实施例二
平面型DMOS的ESD保护设计方法在栅极焊区(Gate PAD)下ESD的引线孔位 置，增加栅极多晶硅5(GatePoly)的图形设计，其余设计与普通设计(如图1所示) 一致， 在硅衬底4上依次形成井区8、栅极氧化层3、隔离氧化层9、静电保护多晶硅层6(ESD 层)、孔介质层7、源极1和栅极2，然后在源极1和栅极2的引线孔下方的静电保护多晶 硅层6形成栅极多晶硅5图形，用于使源极1和栅极2的引线孔打在栅极多晶硅5的位置 时，通过栅极氧化层3将源极和栅极隔离，设计完成后的结构如图5所示。当ESD层取 消不做时，ESD上连接源极1和栅极2的引线孔打在了栅极多晶硅5(Gate Poly)的位置， 因为有栅极氧化层3(Gate Oxide)的绝缘作用，栅极2和源极1就被隔离起来了 ，如图6所 示。这样即可达到了同一套MASK，既可制作带ESD保护的产品，又可制作不带ESD保 护的产品的目的。 平面型DMOS的生产步骤如下 1、在画静电保护多晶硅层(Poly层)图形时，在栅极焊区位置，用于连接栅极和 源极的引线孔下，留下足够大的栅极多晶硅图形；2、在画引线孔介质层(Contact层)图形时，在栅极焊区位置处的引线孔图形， 确保能落在栅极多晶硅的图形中。
权利要求
一种新型ESD保护的设计方法，其特征在于，包括以下步骤(1)在DMOS器件的硅衬底上依次形成井区、栅极氧化层、栅极多晶硅、孔介质层、源极和栅极；(2)在上述源极和栅极的引线孔下形成栅极多晶硅；(3)在上述栅极多晶硅与井区之间形成栅极氧化层，用于使源极和栅极的引线孔打在栅极多晶硅的位置时，通过栅极氧化层将源极和栅极隔离。
2. 根据权利要求1所述新型ESD保护的设计方法，其特征在于，所述步骤(l)中所述 的井区上还设有静电保护多晶硅层，所述静电保护多晶硅层与井区之间具有栅极氧化层 和隔离氧化层。
3. 根据权利要求2所述新型ESD保护的设计方法，其特征在于，所述步骤(2)中所述 的栅极多晶硅设于源极和栅极的引线孔下的沟槽中。
4. 根据权利要求1所述新型ESD保护的设计方法，其特征在于，所述步骤(l)中所述 的井区上还设有静电保护多晶硅层，所述静电保护多晶硅层与井区之间具有栅极氧化层 和隔离氧化层。
5. 根据权利要求4所述新型ESD保护的设计方法，其特征在于，所述步骤(2)中所述 的栅极多晶硅设于栅极氧化层上方，所述栅极多晶硅与静电保护多晶硅层之间具有隔离 氧化层。
6. 根据权利要求1所述新型ESD保护的设计方法，其特征在于，所述DMOS器件为 平面型DMOS器件或沟槽型DMOS器件。
全文摘要
本发明公开了一种新型ESD保护的设计方法，包括以下步骤(1)在DMOS器件的硅衬底上依次形成井区、栅极氧化层、栅极多晶硅、孔介质层、源极和栅极；(2)在上述源极和栅极的引线孔下形成栅极多晶硅；(3)在上述栅极多晶硅与井区之间形成栅极氧化层，用于使源极和栅极的引线孔打在栅极多晶硅的位置时，通过栅极氧化层将源极和栅极隔离。本发明的显著特点在于可实现利用同一套MASK，通过选择是否增加ESD层的光刻和工艺，既可以生产加ESD的产品，也可生产不加ESD的产品，从而节省MASK成本，大大节省产品的生产成本。
文档编号H01L23/58GK101692425SQ200910192980
公开日2010年4月7日 申请日期2009年10月10日 优先权日2009年10月10日
发明者刘鹏飞, 揭英亮, 朱志牛, 陈素鹏 申请人:广东省粤晶高科股份有限公司