专利名称：芯片测温方法和测温装置的制作方法
技术领域：
本发明涉及可靠性测试领域，特别涉及芯片测温方法和测温装置。
背景技术：
目前，在半导体器件的后段(back-end-of-line，BE0L)工艺中，制作半导体芯片 时，半导体有源区层和栅极层形成之后，需要在栅极层之上形成金属互连层，每层金属互连 层包括金属互连线和层间介质层(Inter-layerdielectric，ILD)。以铜工艺为例，需要对 上述层间介质层制造沟槽(trench)和连接孔，然后在上述沟槽和连接孔内沉积金属铜，沉 积的金属铜即为金属互连线。图1为铜工艺芯片内各层分布图，由下而上包括半导体衬底 上的有源区层101 ；位于半导体衬底之上，且处于有源区的源漏极之间的栅极层102 ；三层 金属互连层，依次为底层金属互连层103、中间金属互连层104和顶层金属互连层105。其 实，金属互连层的层数根据芯片功能的需要可以具体设置，在先进的工艺中，金属互连层的 层数已经达到8 10层。ILD包括刻蚀终止层，例如氮化硅层，还包括形成在刻蚀终止层上 的绝缘材料层，传统上绝缘材料层采用介电常数约为4的氧化硅层，较大的介电常数从而 使铜互连线间的寄生电容增加，因此会导致信号延迟或功耗增加的缺陷。为了克服该缺陷， ILD的绝缘材料层改为低介电常数(Low-K)材料层，例如含有硅、氧、碳、氢元素的类似氧化 物(Oxide)的黑钻石(black diamond,BD)或者掺有氟离子的硅玻璃(FSG)等。此类Low-K 材料层的介电常数一般都小于3，但是此类Low-K材料层的热导性差，难于散热。对于越来 越复杂的芯片，金属互连层的数量随之增加，更加凸显了 Low-K材料层的热导性差的缺陷， 由于有源区层101主要为发热源，位于芯片底部，温度自下而上呈梯度分布，使得每层金属 互连层以及有源区层和栅极层实际上各自具有不同的温度。可靠性测试是芯片在大批量生产前的芯片验证阶段需要通过的测试，一般为加 速测试(accelerated test)，能够检测芯片的使用寿命是否符合设计要求。具体作法是 将芯片置于高温和高压(所述高温和高压都高于芯片的正常工作温度和电压)的模拟 环境中，以在短时间内模拟出芯片在正常工作条件下的使用寿命。芯片在正常工作时的 使用寿命(TTFl)与在加速测试时的寿命(TTF2)的比值，称为加速因子(acceleration factor) 0根据加速测试条件下的芯片寿命和加速因子可以得到芯片正常工作条件下 的使用寿命。经研究表明，芯片的寿命随芯片上器件的温度升高成指数下降的趋势，也
Ea
就是说芯片的寿命与芯片温度密切相关，芯片温度越高，芯片寿命越短。TTF i=Ae环,
Ea
TTF 2= Ae环，胃巾，K 減難■ ；A 输性 才朕白勺《 ；Ea i麗言U 通过实验得到；Tl为芯片在正常工作条件下的温度；T2为芯片在加速测试时的温度。因此
加速因子=^ = >卞^是跟芯片在正常工作条件下的温度和加速测试时的温度密 TTF2
切相关的，如果不能准确测量芯片内的温度，则不能准确得到加速因子，也就不能准确推算 出芯片在正常工作条件下的使用寿命。原本使用寿命符合要求的芯片设计或生厂工艺，可能由于不准确的芯片温度测量被误判断不合格而无法进入批量生产阶段，造成巨大的经济 损失，这是所不希望发生的问题，所以说芯片内温度的准确测量就显得尤为重要。而现有技 术中并未意识到上述每层温度的差别，所以认为芯片每层温度相同，将芯片作为整体得到 的温度去计算使用寿命，这是不准确的。芯片内各层实际上具有不同的温度，现有技术还不 能得到芯片内各层的准确温度。
发明内容
有鉴于此，本发明解决的技术问题是准确获得加电情况下芯片内各层的温度。为解决上述技术问题，本发明的技术方案具体是这样实现的本发明公开了一种芯片测温方法，通过在芯片内部各层当中设置芯片测温装置获 得芯片加电情况下内部各层温度，或者通过计算的方法获得芯片加电情况下内部各层温度。所述在芯片内部各层当中设置芯片测温装置获得芯片加电情况下内部各层温度 的方法为在芯片未加电工作的情况下，获取各层芯片测温装置的电阻随温度变化的曲线；在对芯片加电的情况下，获得各层芯片测温装置的电阻；根据每层芯片测温装置的电阻随温度变化的曲线和对芯片加电情况下，获得的每 层芯片测温装置的电阻，得出芯片加电情况下，每层芯片测温装置的温度，所述芯片加电情 况下每层芯片测温装置的温度为芯片加电情况下内部各层温度。所述获取各层芯片测温装置的电阻随温度变化的曲线的方法包括获得多个温度下该层芯片测温装置所对应的电阻；构建所述芯片测温装置电阻随温度变化的函数关系图；拟合所述函数关系图得到该层芯片测温装置的电阻随温度变化的曲线。在芯片未加电工作的情况下，所述获得各层芯片测温装置的温度的方法为将芯片 置于烘箱中，达到预定时间后，烘箱所显示的温度为各层芯片测温装置的共同温度。获得各层芯片测温装置的电阻的方法为二端法或者四端法。所述通过计算的方法获得芯片加电情况下内部各层温度的方法为计算芯片加电情况下有源层的功率；根据每层层间介质层的厚度、热导系数，计算每层散热功率；根据有源层的功率和每层散热功率，计算每层的温度。所述芯片加电的情况为芯片正常工作的情况，或者进行加速测试的情况。本发明还公开了一种芯片测温装置，位于芯片内部各层当中，所述芯片测温装置 为线型结构，所述芯片测温装置还包括位于芯片测温装置侧面的引出端，所述引出端与芯 片测试衬垫连接，用于测量芯片测温装置的电阻。所述芯片测温装置位于芯片内部各层与功能电路相邻的冗余区域。所述芯片测温装置为芯片内部各层与功能电路相邻的冗余结构。所述芯片测温装置的引出端为两个或者四个。所述芯片测温装置为直线结构。所述芯片测温装置为折线结构。
由上述的技术方案可见，与现有技术相比，不再将芯片作为一个整体进行温度测 量，本发明实现了芯片内部各层温度的准确测量。其具有以下优点准确测量其内部各层温 度，从而准确得到芯片各层的加速因子，进而准确得到芯片正常工作条件下的使用寿命。本 发明计算各层温度的方法，简单易实现；在芯片内部各层当中设置的芯片测温装置，为简单 的线型结构，且处于芯片内部与功能电路相邻的冗余区域，其既不会对芯片内部的功能电 路产生干扰，也无需如现有技术般设计专用的电路结构进行温度测量，且由于紧靠芯片内 部的功能电路，因而能够准确感知芯片内部各层温度变化。
图1为铜工艺芯片内各层分布图。图加和2b为本发明实施例两种芯片测温装置的示意图。图3为本发明测量芯片内部各层温度的方法流程示意图。
具体实施例方式为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例， 对本发明进一步详细说明。本发明的核心思想是不再将芯片作为一个整体得到芯片的整体温度，去计算加 速因子。本发明分别获得芯片内各层的准确温度，计算各层的加速因子，从而分别由各层的 加速因子得到各层相应的寿命。其实现方式有多种，可以通过在每层当中设置测温装置进 行测量，也可以通过芯片工作时的功耗和芯片内各层的散热系数、厚度等参数计算得到每 层的温度。本发明公开了一种芯片测温装置，以及利用该测温装置进行测温的方法。在芯 片内部的各层当中设置一芯片测温装置，所述芯片测温装置为线型结构，位于各层的冗余 区域。测温方法为对于每一芯片层，在芯片未加电工作的情况下，测得每层的芯片测温装 置电阻与温度的关系曲线；在芯片正常工作状态或者测试状态下，测得每层芯片测温装置 的电阻；根据每层芯片测温装置电阻与温度的关系曲线和在芯片正常工作状态或者测试状 态下，测得每层芯片测温装置的电阻，得出芯片正常工作状态或者测试状态下的每层温度。另外，本发明还公开了 一种通过计算获得每层温度的方法。首先，介绍位于芯片的各层冗余区域当中，具有线型结构的芯片测温装置。通过对芯片结构的进一步分析可以发现，在芯片的功能电路区域外围或相邻处， 通常还存在具有冗余结构的冗余区域。所述功能电路区域为一些具体的功能电路例如实现 运算、控制等功能的电路所在的区域，例如图1中的各器件层。冗余结构通常是出于芯片的 布线密度等设计因素考虑而设置的(大部分是一些金属线或金属图案)，冗余区域也存在 于芯片的各层当中，图1中未显示。因而若能利用芯片每层冗余区域的面积，将原有的冗余 结构中的线型结构作为芯片测温装置，或者在这些芯片各层的冗余区域内设计线型结构作 为芯片测温装置，就可以实现本发明的对芯片各层准确测温的目的。图加和2b为本发明实施例的芯片测温装置示意图。图加的芯片测温装置为直 线结构201，由于测量该直线结构的电阻时，需要有引出端与芯片的测试衬垫(I^d)连接， Pad用于在其上施加电压或电流，测量得到电阻值。所以本实施例的芯片测温装置还包括引 出端202。而且考虑到有两端法和四端法测电阻，其中，两端法，只需引出直线结构的两端，加电压测电流，或加电流测电压都可以实现测电阻。四端法，又称开尔文(kelvin)测量， 需要引出四端，一端接电流I，一端接地，另外两端分别测量电压Vl和V2，直线结构电阻= (Vl-V2)/I。四端法测电阻的优点是计算了所测线型结构上的电压差，消除了测量回路中寄 生电阻的影响，所以比两端法测电阻更准确。因此图加以四端法为例，在直线结构的两端 各包括两个引出端，这四个引出端都与芯片的pad连接，用于测电阻。图2b的芯片测温装置为折线结构21，仍然可以以两端法或者四端法测电阻，如果 以四端法测电阻，该折线结构21还包括四个引出端22。需要注意的是，上述图加和2b中的芯片测温装置位于各层的冗余区域，而这些冗 余区域紧靠各层的功能电路区域，因而两区域的温度近似相同，当获得各层冗余区域中芯 片测温装置的温度时，芯片各层功能电路区域的温度就可以得到。而且每层中设置的芯片 测温装置互相没有电性连接，否则的话所测的电阻就不是该层测温装置的电阻了。利用上述两个实施例的测温装置，本发明测量芯片内部各层温度的方法流程示意 图如图3所示。步骤31、在芯片未加电工作的情况下，获取各层芯片测温装置电阻随温度变化的 曲线。以某一芯片层为例，具体方法为在第一温度Tl时获得测温装置电阻值R1，然后 在第二温度T2时获得测温装置电阻值R2，在第三温度T3时获得测温装置电阻值R3，在第 四温度T4时获得测温装置电阻值R4。当然获得测温装置温度与电阻的对应点越多，则后续 函数拟合越准确，为了清楚说明本发明，以四个温度与电阻的对应点为例进行介绍。接下来利用上述测温装置温度与电阻的对应点，构建测温装置电阻随温度变化的 函数关系图，通过应用公知的计算方法，例如最小二乘法，就能够拟合得到与数据点吻合度 较高的函数。根据固体物理学的理论，当温度T大于0. 5 θ D时，金属的电阻率P与温度T的关 系可以用下述公式表示P(T) = -^T(1)其中，θ D为金属的德拜温度，其对某一金属来说其是常数。例如，对于铜(Cu)，其 德拜温度为ΜΙ，而对于铝(Al)，其德拜温度为428Κ。相应地，对于铜，0. 5 θ D = 171. 5K ； 对于铝，0.5 91) = 2141(，都低于01。公式(1)其实揭示了，对某一金属，在常温以及高温下， 其电阻率P与温度T成线性关系，更具体地说，对某一金属，其电阻率P随着温度T的升 高而线性增大。线型结构的材质可以为金属铝，铜等。基于以上说明，如果芯片测温装置为金属线 结构，则得到的芯片测温装置电阻随温度变化的曲线为一次函数的线性曲线。芯片各层不 但包括金属互连层，还包括栅极层，一般在金属互连层的冗余区域设置金属线型结构作为 芯片测温装置，如果在栅极附近的冗余区域制作芯片测温装置，芯片测温装置的材质为多 晶硅而非金属，所以得到的芯片测温装置电阻随温度变化的曲线可能并不是一次函数的线 性曲线，而是其他类曲线，但同样能够表示出芯片测温装置电阻随温度变化的关系。需要说明的是，第一温度Tl至第四温度Τ4的获得，可以有多种方式，可以将芯片 置入烘箱中，将烘箱温度调至所需要的Tl，放置预定时间达到温度平衡后，待芯片温度与烘箱温度相同时，烘箱所显示的温度，即为芯片各层的共同温度。芯片测温装置电阻的获得， 就是利用上述两端法或者四端法测量得到的。步骤32、在对芯片加电的情况下，获得各层芯片测温装置的电阻。芯片加电的情况可以为芯片正常工作的情况，也可以为对芯片进行加速测试的情 况。以某一芯片层为例，当芯片正常工作时，通过两端法或者四端法测量得到该层芯片测温 装置的电阻为R。p，当对芯片进行加速测试时，通过两端法或者四端法测量得到该层芯片测 温装置的电阻为Rste。步骤33、根据每层芯片测温装置电阻与温度的关系曲线和在芯片正常工作状态或 者测试状态下，测得每层芯片测温装置的电阻，得出芯片正常工作状态或者测试状态下的
每层温度ο由芯片正常工作状态和测试状态下的每层温度，就可以得到芯片内各层的加速因 子，再结合芯片加速测试下的寿命，进一步就可以准确得到芯片内各层在正常工作条件下 的使用寿命。以下再通过一应用实例的计算进一步揭示本发明测温方法的准确性。对于长度1 = 5000 μ m，横截面积s为0. 2 μ mX 0. 25 μ m的铝线作为温度感知装置 的实例，经查表可知，铝在常温下的电阻率为P = 2. 82 X IO"8 Ω ·πι。通过电阻率与电阻值的公式
权利要求
1.一种芯片测温方法，通过在芯片内部各层当中设置芯片测温装置获得芯片加电情况 下内部各层温度，或者通过计算的方法获得芯片加电情况下内部各层温度。
2.如权利要求1所述的方法，其特征在于，所述在芯片内部各层当中设置芯片测温装 置获得芯片加电情况下内部各层温度的方法为在芯片未加电工作的情况下，获取各层芯片测温装置的电阻随温度变化的曲线；在对芯片加电的情况下，获得各层芯片测温装置的电阻；根据每层芯片测温装置的电阻随温度变化的曲线和对芯片加电情况下，获得的每层芯 片测温装置的电阻，得出芯片加电情况下，每层芯片测温装置的温度，所述芯片加电情况下 每层芯片测温装置的温度为芯片加电情况下内部各层温度。
3.如权利要求2所述的方法，其特征在于，所述获取各层芯片测温装置的电阻随温度 变化的曲线的方法包括获得多个温度下该层芯片测温装置所对应的电阻；构建所述芯片测温装置电阻随温度变化的函数关系图；拟合所述函数关系图得到该层芯片测温装置的电阻随温度变化的曲线。
4.如权利要求3所述的方法，其特征在于，在芯片未加电工作的情况下，所述获得各层 芯片测温装置的温度的方法为将芯片置于烘箱中，达到预定时间后，烘箱所显示的温度为 各层芯片测温装置的共同温度。
5.如权利要求2所述的方法，其特征在于，获得各层芯片测温装置的电阻的方法为二 端法或者四端法。
6.如权利要求1所述的方法，其特征在于，所述通过计算的方法获得芯片加电情况下 内部各层温度的方法为计算芯片加电情况下有源层的功率；根据每层层间介质层的厚度、热导系数，计算每层散热功率；根据有源层的功率和每层散热功率，计算每层的温度。
7.如权利要求1所述的方法，其特征在于，所述芯片加电的情况为芯片正常工作的情 况，或者进行加速测试的情况。
8.—种芯片测温装置，位于芯片内部各层当中，所述芯片测温装置为线型结构，所述芯 片测温装置还包括位于芯片测温装置侧面的引出端，所述引出端与芯片测试衬垫连接，用 于测量芯片测温装置的电阻。
9.如权利要求8所述的装置，其特征在于，所述芯片测温装置位于芯片内部各层与功 能电路相邻的冗余区域。
10.如权利要求8所述的装置，其特征在于，所述芯片测温装置为芯片内部各层与功能 电路相邻的冗余结构。
11.如权利要求9或10所述的装置，其特征在于，所述芯片测温装置的引出端为两个或 者四个。
12.如权利要求11所述的装置，其特征在于，所述芯片测温装置为直线结构。
13.如权利要求11所述的装置，其特征在于，所述芯片测温装置为折线结构。
全文摘要
本发明公开了一种芯片测温方法，通过在芯片内部各层当中设置芯片测温装置获得芯片加电情况下内部各层温度，或者通过计算的方法获得芯片加电情况下内部各层温度。本发明还公开了一种测温装置。采用本发明的方法和装置能够准确获得加电情况下芯片内各层的温度。
文档编号H01L21/66GK102082107SQ20091020002
公开日2011年6月1日 申请日期2009年12月1日 优先权日2009年12月1日
发明者郭强, 龚斌 申请人:中芯国际集成电路制造(上海)有限公司