专利名称：在导电点间提供绝缘保护的电子芯片与基板的制作方法
技术领域：
本发明涉及应用于电子产品的绝缘技术，并且特别地，本发明涉及在导电点之间 提供绝缘保护的电子芯片与基板。
背景技术：
随着近年来的科技发展，各种商用、家用以及个人的电子产品均日益普及。除了强 化功能及美化外观之外，许多电子产品的发展趋势也包括了缩小产品的体积，以提升其可 移植性及使用上的便利性。由于制造技术及封装技术的进步，多数电子芯片的面积/体积 确实可符合上述轻量化的要求。然而，这样的转变对产品设计者或制造者来说，却也衍生出 许多新的问题与挑战。请参阅图I(A)至图1(C)。图KA)至图I(C)为现有技术中以导电胶接合电子芯 片与外部电路的相对关系示意图。电子芯片10外部的多个导电接脚12用于提供电子芯片 10与外部电路16(例如电路板)之间的电性连接。举例而言，所述多个导电接脚12可能为 用于传递数据或电压位准的接脚。实践中，导电胶14的成分通常为包括许多导电粒子14A的树脂材料。如图1 (B)所 示，电子芯片10、导电胶14与外部电路16被压合后，各个导电接脚12会各自通过导电粒子 14A被电连接至其对应的导电接点18，形成电性连接。理论上，位于各个导电接脚12间的 空隙的导电粒子14A因为没有直接的压力压迫，彼此间不会互相接触，因此处于绝缘状态。如先前所述，电子芯片的面积/体积愈来愈小。然而，在电子芯片外部的导电接脚 数量不变的情况下，芯片体积的缩小意味着其导电接脚的密度也随之大幅提高。相对应地， 各相邻导电接脚之间的间隔距离会变短，因此造成导电接脚彼此之间短路的机率上升。以 图1 (B)示出的情况为例，两两相邻导电接脚12间的空隙宽度在过去可能为220 μ m，现有的 空隙宽度却可能被缩减至15μπι左右。相比于直径大约为3μπι的导电粒子14Α，现有的导 电接脚12的间距仅为其直径的五到六倍的距离。如图1 (C)中的以虚线标出的区域19所示，在导电粒子14Α密度较高的情况下，相 邻导电接脚12间的导电粒子14Α可能会刚好排列为彼此相连的形式，在相邻导电接脚12 间形成短路。这样的短路状况极可能会导致电子芯片10或外部电路16发生故障，甚至被
发明内容
为解决上述问题，本发明提出了在导电点之间提供绝缘保护的电子芯片与基板。根据本发明的一个具体实施例为一种电子芯片，其中包括多个导电接脚与多个绝 缘凸块。所述多个导电接脚设置于所述电子芯片的一个外表面，用于提供所述电子芯片与 外部电路间的多个电性连接。所述多个绝缘凸块设置于所述多个导电接脚中两两相邻的导 电接脚之间。根据本发明的电子芯片，其中，所述多个导电接脚通过导电胶与所述外部电路电性连接。根据本发明的电子芯片，其中，所述多个导电接脚相对于所述外表面具有第一平 均高度，所述多个绝缘凸块相对于所述外表面具有第二平均高度，所述第一平均高度基本 上等于所述第二平均高度。根据本发明的电子芯片，其中，所述外部电路包括用于与所述多个导电接脚电连 接的多个导电接点，所述多个导电接脚相对于所述外表面具有第一平均高度，所述多个绝 缘凸块相对于所述外表面具有第二平均高度，所述多个导电接点相对于所述外部电路的上 表面具有第三平均高度，所述第二平均高度基本上等于所述第一平均高度与所述第三平均 高度的和。根据本发明的电子芯片，其中，所述多个绝缘凸块以聚酰亚胺材料制成。根据本发明的电子芯片，其中，所述多个绝缘凸块以氧化材料制成，并通过蚀刻程 序形成于所述电子芯片的所述外表面。根据本发明的电子芯片，其中，进一步包括缓冲垫，设置于所述外表面，所述多个 绝缘凸块与所述缓冲垫彼此相连，并且以相同的材料制成。根据本发明的电子芯片，其中，所述多个绝缘凸块直接邻接于所述多个导电接脚 的至少一个侧边。根据本发明的另一具体实施例为一种基板，其中包括多个导电接点和多个绝缘凸 块。所述多个导电接点设置于该基板的上表面，用于提供该基板与电子芯片问的多个电性 连接。所述多个绝缘凸块设置于所述多个导电接点中两两相邻的导电接点之间。根据本发明的基板，其中，所述多个导电接点通过导电胶与所述电子芯片电性连接。根据本发明的基板，其中，所述多个导电接点相对于所述外表面具有第一平均高 度，所述多个绝缘凸块相对于所述上表面具有第二平均高度，所述第一平均高度基本上等 于所述第二平均高度。根据本发明的基板，其中，所述电子芯片包括用于与所述多个导电接点电连接的 多个导电接脚，所述多个导电接点相对于所述上表面具有第一平均高度，所述多个绝缘凸 块相对于所述上表面具有第二平均高度，所述多个导电接脚相对于所述电子芯片的外表面 具有第三平均高度，所述第二平均高度基本上等于所述第一平均高度与所述第三平均高度 的和。根据本发明的基板，其中，所述多个绝缘凸块以聚酰亚胺材料制成。根据本发明的基板，其中，所述多个绝缘凸块直接邻接于所述多个导电接点的至 少一个侧边。根据本发明的又一具体实施例为一种电子芯片，包括多个导电接脚，设置于所述 电子芯片的外表面，用于提供所述电子芯片与外部电路间的多个电性连接；以及多个凹槽， 设置于所述多个导电接脚中两两相邻的导电接脚之间，所述多个凹槽的至少一个凹陷区域 低于所述外表面的基准平面。根据本发明的电子芯片，其中，所述多个导电接脚通过导电胶与所述外部电路电 性连接。根据本发明的电子芯片，其中，所述多个凹槽通过蚀刻程序形成于所述电子芯片
4的所述外表面。根据本发明的概念可广泛应用于各种不同类型的电子芯片与基板。关于本发明的 优点与精神可以通过以下的发明详述及附图得到进一步的了解。
图1 (A)、图1 (B)及图1 (C)示出现有技术中电子芯片与外部电路的连接关系范例。图2(A)、图2(B)及图2(C)为根据本发明的第一具体实施例中的电子芯片的示意 图。图3(A)和图3(B)为根据本发明的第二具体实施例中的电子芯片的示意图。图4(A)和图4(B)为根据本发明的电子芯片包括缓冲垫的范例。图5(A)和图5(B)为根据本发明的第三具体实施例中的电子芯片的示意图。图6(A)和图6(B)为根据本发明的第四具体实施例中的基板的示意图。图7(A)和图7(B)为根据本发明的第五具体实施例中的电子芯片的示意图。
具体实施例方式请参阅图2 (A)，图2 (A)为根据本发明的第一具体实施例中的电子芯片的示意图。 此实施例中的电子芯片20包括多个导电接脚22与多个绝缘凸块四。所述多个导电接脚 22设置于电子芯片20的一个外表面，用于提供电子芯片20与外部电路间的多个电性连接。 举例而言，所述多个导电接脚12可能为用于传递数据或电压位准的接脚。该多个绝缘凸块四设置于两两相邻的导电接脚22之间。实践中，根据本发明的 绝缘凸块四的材质可以是聚酰亚胺(polyimide)，或是通过蚀刻程序形成于电子芯片20的 外表面的氧化(oxide)材料，但不以此为限。图2(B)为将电子芯片20包括导电接脚22的 外表面朝上时电子芯片20的俯视图。在此实施例中，所述多个导电接脚22相对于电子芯片20的外表面具有第一平均 高度，所述多个绝缘凸块四相对于电子芯片20的外表面则具有第二平均高度，该第一平均 高度基本上等于该第二平均高度。图2(C)为以导电胶M接合电子芯片20与外部电路沈的相对关系范例。如图 2(C)所示，外部电路沈(例如硬性或软性印刷电路板)包括用于与所述多个导电接脚22电 连接的多个导电接点观。电子芯片20、导电胶M与外部电路沈被压合后，各个导电接脚 22会各自通过导电胶M中的导电粒子电连接至其对应的导电接点28，形成电性连接。实 践中，导电胶M可以是异方性导电胶液(anisotropic conductive adhesive，ACA)、异方 性导电胶膜(anisotropic conductive film，ACF)，或是其它种类包括导电粒子的胶状物。也如图2(C)所示，电子芯片20、导电胶M与外部电路沈被压合后，绝缘凸块四 会在两两相邻的导电接脚22之间形成阻隔，由此降低导电胶M中的导电粒子排列为彼此 相连形式的机率。换句话说，绝缘凸块四可降低相邻的导电接脚22彼此短路的机率。请参阅图3(A)及图3(B)。图3 (A)为根据本发明的第二具体实施例中的电子芯 片的示意图。图3(B)则是该电子芯片30与外部电路沈的连接关系的示意图。电子芯片 30包括多个导电接脚32与多个绝缘凸块39。在此实施例中，导电接脚32相对于电子芯片 30的外表面具有第一平均高度；绝缘凸块39相对于电子芯片30的外表面具有第二平均高度；导电接点观相对于外部电路26的上表面具有第三平均高度。该第二平均高度基本上 等于该第一平均高度与该第三平均高度的和。如图3⑶所示，电子芯片30、导电胶M与外部电路沈被压合后，绝缘凸块39会 在两两相邻的导电接脚32之间形成更完全的阻隔，几乎排除了导电胶M中的导电粒子在 空隙间排列为彼此相连形式的可能性。换句话说，绝缘凸块39可基本上消除相邻的导电接 脚32彼此短路的机率。请参阅图4(A)，图4(A)示出前述第一具体实施例进一步包括缓冲垫40的范例。 缓冲垫40同样设置于电子芯片20的外表面。无论是在电子芯片20被固定至外部电路之 前或之后，缓冲垫40都可提供缓冲效果，减少电子芯片20因摩擦或碰撞而损坏的机率。在实际应用中，缓冲垫40和绝缘凸块四的材料都可以是具有绝缘性质的聚酰亚 胺。由此，在电子芯片20外表面形成缓冲垫40和绝缘凸块四可共享同一个工艺步骤。如 图4(B)所示，除了材质相同，所述多个绝缘凸块四与缓冲垫40还可被设计为彼此相连。图5(A)为根据本发明的第三具体实施例中的电子芯片的示意图。此实施例中的 电子芯片50包括多个导电接脚52与多个绝缘凸块59。这个实施例与先前所述的第二具 体实施例的主要差别在于，所述多个绝缘凸块59直接邻接于所述多个导电接脚52的侧边。 如图5(B)所示，这样的设计同样可以达到提供绝缘保护的效果。在实际应用中，在电子芯片与外部电路不是利用导电胶彼此连接的情况下，根据 本发明的绝缘凸块也可以发挥避免相邻的导电接脚彼此短路的作用。举例而言，电子芯片 与外部电路可能以焊接的方式彼此连接。根据本发明的绝缘凸块也可避免焊料在导电接脚 之间形成短路。根据本发明的第四具体实施例为基板。如图6(A)所示，基板66包括多个导电接 点68和多个绝缘凸块69。所述多个导电接点68设置于基板66的上表面，用于提供基板66 与电子芯片间的电性连接。所述多个绝缘凸块69则设置于两两相邻的导电接点68之间。 实践中，所述多个绝缘凸块69可以聚酰亚胺或其它绝缘材料制成。如图6⑶所示，电子芯片60、导电胶64与基板66被压合后，绝缘凸块69会在两 两相邻的导电接脚62以及两两相邻的导电接点68之间形成阻隔，几乎排除了导电胶M中 的导电粒子在空隙间排列为彼此相连形式的可能性。因此，绝缘凸块69可降低相邻的导电 接脚62或相邻的导电接点68彼此短路的机率。在此实施例中，所述多个绝缘凸块69略高于所述多个导电接点68。实践中，所述 多个绝缘凸块69也可被设计为基本上与所述多个导电接点68等高，或者是基本上等于导 电接点68及其相对应的导电接脚62的高度总和。此外，在实际应用中，所述多个绝缘凸块 69也可被安置为直接邻接于所述多个导电接点68的两侧。根据本发明的第五具体实施例为电子芯片。请参阅图7(A)，图7㈧为该电子芯片 的示意图。本实施例中的电子芯片70包括多个导电接脚72和多个凹槽76。所述多个导电 接脚72设置于电子芯片70的一个外表面，用于提供电子芯片70与外部电路间的多个电性 连接。所述多个凹槽76则设置于两两相邻的导电接脚72之间。与先前所述的其它实施例 相同的是，所述多个导电接脚72可通过导电胶与外部电路建立电性连接。实践中，所述多个凹槽76可通过蚀刻程序形成于电子芯片70的该外表面。如图 7(A)所示，所述多个凹槽76的凹陷区域低于该外表面的基准平面。图7(B)则是电子芯片70通过导电胶M与外部电路沈连接的示意图。如图7(B)所示，电子芯片70、导电胶M 与外部电路沈被压合后，所述多个凹槽76会在两两相邻的导电接脚72间提供更大的空 隙。由此，其间的导电粒子排列为彼此相连形式的可能性也会被降低，达到与利用绝缘凸块 类似的效果。如上所述，根据本发明的绝缘凸块或凹槽均可有效降低相邻的导电接脚彼此短路 的机率，进而减少电子芯片因短路而损坏的可能性。此外，根据本发明的概念可广泛应用于 各种不同类型的电子芯片与基板，为电子芯片和基板提供良好的绝缘保护。通过以上优选的具体实施例的详述，希望能更加清楚描述本发明的特征与精神， 而并非以上述所披露的优选具体实施例来对本发明的范围加以限制。相反地，其目的是希 望能涵盖各种改变及等同性安排于本发明权利要求的范围内。主要元件符号说明
10、20 电子芯片12,22 导电接脚
14、24 导电胶14A.28A 导电粒子
16,26 外部电路18,28 导电接点
19 短路区域29,39 绝缘凸块
30、50 电子芯片32,52 导电接脚
40 缓冲垫66 基板
68 导电接点59,69 色缘凸块
60、70 电子芯片62,72 导电接脚
76 凹槽。
权利要求
1.一种电子芯片，包括多个导电接脚，设置于所述电子芯片的一个外表面，用于提供所述电子芯片与外部电 路间的多个电连接；以及多个绝缘凸块，设置于所述多个导电接脚中两两相邻的导电接脚之间。
2.根据权利要求1所述的电子芯片，其中，所述多个导电接脚通过导电胶与所述外部 电路电连接。
3.根据权利要求1所述的电子芯片，其中，所述多个导电接脚相对于所述外表面具有 第一平均高度，所述多个绝缘凸块相对于所述外表面具有第二平均高度，所述第一平均高 度基本上等于所述第二平均高度。
4.根据权利要求1所述的电子芯片，其中，所述外部电路包括用于与所述多个导电接 脚电连接的多个导电接点，所述多个导电接脚相对于所述外表面具有第一平均高度，所述 多个绝缘凸块相对于所述外表面具有第二平均高度，所述多个导电接点相对于所述外部电 路的上表面具有第三平均高度，所述第二平均高度基本上等于所述第一平均高度与所述第 三平均高度的和。
5.根据权利要求1所述的电子芯片，其中，所述多个绝缘凸块由聚酰亚胺材料制成。
6.根据权利要求1所述的电子芯片，其中，所述多个绝缘凸块由氧化材料制成，并通过 蚀刻工艺形成于所述电子芯片的所述外表面。
7.根据权利要求1所述的电子芯片，进一步包括缓冲垫，设置于所述外表面，所述多个绝缘凸块与所述缓冲垫彼此相连，并且由相同的 材料制成。
8.根据权利要求1所述的电子芯片，其中，所述多个绝缘凸块直接邻接于所述多个导 电接脚的至少一个侧边。
9.一种基板，包括多个导电接点，设置于所述基板的上表面，用于提供所述基板与电子芯片间的多个电 连接；以及多个绝缘凸块，设置于所述多个导电接点中两两相邻的导电接点之间。
10.一种电子芯片，包括多个导电接脚，设置于所述电子芯片的外表面，用于提供所述电子芯片与外部电路间 的多个电连接；以及多个凹槽，设置于所述多个导电接脚中两两相邻的导电接脚之间，所述多个凹槽的至 少一个凹陷区域低于所述外表面的基准平面。
全文摘要
本发明提供一种电子芯片，其中包括多个导电接脚与多个绝缘凸块。所述多个导电接脚设置于该电子芯片的一个外表面，用于提供该电子芯片与外部电路间的多个电连接。所述多个绝缘凸块设置于所述多个导电接脚中两两相邻的导电接脚之间。本发明还提供一种基板。本发明的电子芯片和基板能够在导电点间提供绝缘保护。
文档编号H01L23/498GK102074535SQ20091022365
公开日2011年5月25日 申请日期2009年11月19日 优先权日2009年11月19日
发明者杨景荣, 黄耀生 申请人:瑞鼎科技股份有限公司