专利名称：Nand结构及其形成方法
技术领域：
本发明涉及半导体设计及制造技术领域，特别涉及一种自对准的小型NAND (与非 门)结构及其形成方法。
背景技术：
NAND结构是在闪存中较为普遍使用的一种结构，NAND闪存比硬盘驱动器更好。 随着人们持续追求功耗更低、重量更轻和性能更佳的产品，由于NAND所具的较高的单元密 度，高存储密度，较快的写入和擦除速度等优势，其得到了广泛的应用。NAND闪存的单元尺 寸几乎是NOR器件的一半，可以在给定的模具尺寸内提供更高的容量，具有很快的写入和 擦除速度，主要功能是存储资料，目前主要用在数码相机等的闪存卡和MP3播放机中。现有技术存在的缺点是，随着数码设备等小型化的需要，对存储卡尺寸和存储量 的要求也越来越高，因此如何设计更小尺寸的NAND结构就成为了急待解决的问题。
发明内容
本发明的目的旨在至少解决上述技术缺陷之一，特别是缩小NAND结构的尺寸，从 而减小存储卡的尺寸，进一步提高存储量。为达到上述目的，本发明一方面提出一种与非门NAND结构，包括衬底；形成在所 述衬底之上的栅绝缘层；形成在所述衬底中的源区和漏区；形成在所述栅绝缘层之上的中 间栅极，和位于所述中间栅极两侧的第一栅极和第二栅极，所述第一栅极和第二栅极与所 述中间栅极之间设有第一侧墙，所述第一栅极和第二栅极的外侧设有第二侧墙，其中，所述 中间栅极之上设置有第一接触孔区，所述第一栅极和第二栅极之上分别设置有第二接触孔 区，所述第一接触孔区和第二接触孔区交错排列。在本发明的一个实施例中，所述第一侧墙的厚度小于所述第二侧墙。在本发明的一个实施例中，所述第一侧墙的厚度为2-lOnm。在本发明的一个实施例中，所述第一接触孔区通过第一金属或多晶硅与所述中间 栅极相连，其中第一接触孔区之下的第一金属或多晶硅至少有一部分高于第一接触孔区外 的第一金属或多晶硅。在本发明的一个实施例中，所述第二接触孔区通过第二金属或多晶硅与所述第一 栅极和第二栅极相连，其中第二接触孔区之下的第二金属或多晶硅至少有一部分高于第二 接触孔区外的第二金属或多晶硅。在本发明的一个实施例中，还包括分别形成在所述源区和漏区之上的第三接触 孔区，所述第三接触孔区通过第三金属与所述源区和漏区相连，其中第三接触孔区之下的 第三金属至少有一部分高于第三接触孔区外的第三金属。在本发明的一个实施例中，在所述源区和漏区与第三金属之间还包括金属硅化物层。在本发明的一个实施例中，所述第一金属或多晶硅、所述第二金属或多晶硅、或第三金属具有L形或T形接触。在本发明的一个实施例中，所述第三金属为W、Al、Cu。在本发明的一个实施例中，所述第一金属或第二金属为Ti、TiN、TiAlN或AL。本发明实施例另一方面还提出了一种存储器，包括若干个上述的NAND结构。本发明实施例再一方面还提出了一种形成NAND结构的方法，包括以下步骤形成 衬底；在所述衬底之上形成栅绝缘层；在所述栅绝缘层之上形成中间栅极，和位于所述中 间栅极两侧的第一栅极和第二栅极，所述第一栅极和第二栅极与所述中间栅极之间形成有 第一侧墙，所述第一栅极和第二栅极的外侧形成有第二侧墙；在所述衬底中形成源区和漏 区；形成在所述中间栅极之上的第一接触孔区，所述第一栅极和第二栅极之上的第二接触 孔区，和形成在所述源区和漏区之上的第三接触孔区，其中，所述第一接触孔区和第二接触 孔区交错排列。在本发明的一个实施例中，所述形成第一栅极和第二栅极包括以下步骤在形成 所述中间栅极两侧的第一侧墙之后，淀积第二栅金属或多晶硅；对淀积的所述第二栅金属 或多晶硅进行散射注入以平坦化在所述中间栅极上所述第二栅金属或多晶硅的顶部；对所 述第二栅金属或多晶硅进行各向异性刻蚀，形成所述第一栅极和第二栅极，并暴露所述中 间栅极。在本发明的一个实施例中，所述第一侧墙的厚度小于所述第二侧墙。在本发明的一个实施例中，所述第一侧墙的厚度为2-lOnm。在本发明的一个实施例中，所述第一接触孔区通过第一金属或多晶硅与所述中间 栅极相连，其中第一接触孔区之下的第一金属或多晶硅至少有一部分高于第一接触孔区外 的第一金属或多晶硅。在本发明的一个实施例中，所述第二接触孔区通过第二金属或多晶硅与所述第一 栅极和第二栅极相连，其中第二接触孔区之下的第二金属或多晶硅至少有一部分高于第二 接触孔区外的第二金属或多晶硅。在本发明的一个实施例中，所述第三接触孔区通过第三金属与所述源区和漏区相 连，其中第三接触孔区之下的第三金属至少有一部分高于第三接触孔区外的第三金属。在本发明的一个实施例中，还包括在所述源区和漏区与第三金属之间形成金属 硅化物层。在本发明的一个实施例中，所述第一金属或多晶硅、所述第二金属或多晶硅、或第 三金属具有L形或T形接触。在本发明的一个实施例中，所述第三金属为W、Al、Cu。在本发明的一个实施例中，所述第一金属或第二金属为Ti、TiN、TiAlN或AL。本发明提出的新型NAND结构及形成该NAND结构的方法，通过该NAND结构可以有 效缩小芯片面积30-50%左右。另外，本发明实施例采用了自对准接触孔形成技术，因此不 需要额外的接触孔衬垫(landing pad)。同时，本发明所示的实施例基本可以适合任何当 前先进的VLSI CMOS工艺，如HKMG (高k介质及金属栅)或PolySiON (多晶硅加氮氧化硅 栅)，前栅(gate-first)或后栅(gate-last)等，因此本发明所提出的NAND结构及形成方 法可具有普遍的应用。本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变 得明显和容易理解，其中图1和2分别为本发明实施例的NAND结构的剖面图和俯视图；图3为现有技术中标准NAND结构的示意图；图4为本发明实施例的NAND结构的示意图；图5-17为形成本发明实施例上述NAND结构的方法中间步骤的示意图。
具体实施例方式下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终 相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附 图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。下文的公开提供了许多不同的实施例或例子用来实现本发明的不同结构。为了简 化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且 目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或字母。这种重 复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此 外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到 其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之 “上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形 成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。本发明提出了一种新型的NAND结构及形成该NAND结构的方法，在本发明实施例 中，该结构包括中心栅极和中心栅极两侧的第一栅极和第二栅极，其中，中心栅极和第一栅 极及第二栅极通过第一侧墙隔离开，从而中心栅极、第一栅极和第二栅极共同构成了控制 源区和漏区之间通道的控制栅，实现NAND的目的。在本发明的一个实施例中，第一侧墙的 厚度不能太大，优选地，约在2-lOnm之间。通过本发明实施例的NAND结构可以有效缩小芯 片面积30-50%左右。如图1和2所示，分别为本发明实施例的NAND结构的剖面图和俯视图，图1所示的 剖面图为图2俯视图中延A-A’的剖面图。需要说明的是，本发明各个实施例的附图仅是为 了示意的目的，因此没有必要按比例绘制。该结构包括衬底100、形成在衬底100之上的栅 绝缘层500、源漏区400，以及形成在栅绝缘层500之上的中间栅极200、第一栅极和第二栅 极300，以及在源漏区400之上的金属硅化物层600和第三金属1600。其中，衬底100可包括 任何适合的半导体衬底材料，具体可以是但不限于硅、锗、锗化硅、SOI (绝缘体上硅)、碳化 硅、砷化镓或者任何III/V族化合物半导体。在本发明实施例中，第一栅极和第二栅极300 与中间栅极200之间形成有第一侧墙1000，第一栅极和第二栅极300的外侧具有第二侧墙 1100，第二侧墙1100的厚度大于第一侧墙1000的厚度。其中，在中间栅极200之上设置有 第一层金属的第一接触孔区1200，在第一栅极和第二栅极300之上分别设置有第一层金属 的第二接触孔区800，在源漏区400之上设置有第一层金属的第三接触孔区1300，其中，第一接触孔区1200和第二接触孔区800交错排列，从而可以大大降低NAND结构的面积。如 图3所示，为现有技术中标准NAND结构的示意图，如图4所示，为本发明实施例的NAND结 构的示意图，从两个图的对比中可以看出，本发明提出的NAND结构具有更小的面积。另外，在本发明实施例中，采用自对准工艺将第一接触孔区1200之外的形成中间 栅极200的第一金属或多晶硅刻蚀掉一部分，使得第一接触孔区1200之下的第一金属或多 晶硅至少有一部分高于第一接触孔区1200外的第一金属或多晶硅，即具有L形或T形接 触。同样，将第二接触孔区800之外的形成第一栅极和第二栅极300的第二金属或多晶硅 刻蚀掉一部分，使得第二接触孔区800之下的第二金属或多晶硅至少有一部分高于第二接 触孔区800外的第二金属或多晶硅。类似地，将第三接触孔区1300之外的第三金属1600 刻蚀掉一部分，使得第三接触孔区1300之下的第三金属至少有一部分高于第三接触孔区 1300外的第三金属1600。在本发明实施例中，还提出了一种存储器，包括若干个上述新型的NAND结构，从 而大大地降低存储器芯片的面积，提高存储容量。如图5-17所示，为形成本发明实施例上述NAND结构的方法中间步骤的示意图，包 括以下步骤步骤1，提供衬底100，并在衬底100之上形成栅绝缘层500，如图5所示。其中，在 本发明的一个实施例中，栅绝缘层500包括但不限于氮化物、氧化物、氮氧化物或者高k介 质材料。步骤2，形成中心栅堆叠，包括中心栅极200、氧化物层1400和非金属填充层1500， 如图6所示。具体地，在栅绝缘层500上分别淀积中心栅极层200、氧化物层1400和非金 属填充层1500，并构图以形成中心栅堆叠。在本发明的一个实施例中，氧化物层1400包括 LTO(低温氧化物)。在其他实施例中，非金属填充层1500包括SiGe。在其他实施例中，中 心栅极200为多晶硅，当然也可为金属栅。步骤3，在中心栅堆叠的两侧形成第一侧墙1000，其中，第一侧墙1000的厚度约在 2-10nm之间，如图7所示。步骤4，淀积用以形成第一栅极和第二栅极的第二金属或多晶硅，如图8所示。步骤5，对淀积的第二栅金属或多晶硅进行散射注入以平坦化在中间栅极200上 第二栅金属或多晶硅的顶部，例如采用70 100K，lel4 lel6，入射角度为30 70度的 )(e进行散射注入，如图9所示，为平坦化后的示意图。在本发明的一个实施例中，第一金属 和第二金属可为Ti、TiN, TiAlN或AL。当然在本发明的其他实施例中，也可采用其他的平 坦化方式，例如可采用填充绝缘层，再通过化学机械抛光(CMP)并移除(strip)填充绝缘层 的方式来对其顶部进行平坦化。步骤6，第二栅金属或多晶硅进行各向异性刻蚀，形成第一栅极和第二栅极300， 并暴露中间栅堆叠，如图10所示。步骤7，刻蚀非金属填充层1500及非金属填充层1500两侧的第一侧墙1000。接 着按照传统工艺形成第二侧墙1100，并进行扩展区/晕圈(ext/halo)注入，及源漏区注入 (或在扩展区/晕圈注入后，再加厚第二侧墙1100，然后源漏区注入)，形成源漏区400，并 对源漏区400进行金属硅化，形成金属硅化物层600，如图11所示。步骤8，填充第三金属并进行化学机械抛光(CMP)，如图12(注此图中中间栅没有了，应该是留在那儿的)所示。在本发明的一个实施例中，第三金属可为W、Al、Cu。步骤9，将中间栅极200之上的氧化物层1400刻蚀掉，如图12所示。步骤10，构图用于连接中间栅极200的第一接触孔区1200，用于连接第一栅极和 第二栅极300的第二接触孔区800，和用于连接源漏区400的第三接触孔区1300，其中，将 非接触孔区之下的第一金属或多晶硅、第二金属或多晶硅、或者第三金属刻蚀掉一部分，例 如刻蚀掉一半，并用氮化物(或其他绝缘材料)900填充，例如氮化硅。具体地，采用自对准 工艺将第一接触孔区1200之外的形成中间栅极200的第一金属或多晶硅刻蚀掉一部分，使 得第一接触孔区1200之下的第一金属或多晶硅至少有一部分高于第一接触孔区1200外的 第一金属或多晶硅，即具有L形或T形接触。同样，将第二接触孔区800之外的形成第一栅 极和第二栅极300的第二金属或多晶硅刻蚀掉一部分，使得第二接触孔区800之下的第二 金属或多晶硅至少有一部分高于第二接触孔区800外的第二金属或多晶硅。类似地，将第 三接触孔区1300之外的第三金属1600刻蚀掉一部分，使得第三接触孔区1300之下的第三 金属1600至少有一部分高于第三接触孔区1300外的第三金属。如图13所示，为本发明实 施例刻蚀之后的剖面图，图14为本发明实施例在刻蚀之后的俯视图，图15-17分别为沿图 14的A-A’，B-B’，C-C’的剖面图，可以看出第一金属或多晶硅、第二金属或多晶硅以及第三 金属具有L形或T形接触。步骤11，填充氧化物900，并进行CMP，接着进行构图以淀积用于连接的第一金属 层，如图1和图2所示为本发明最终形成的NAND结构。本发明提出了一种新型的NAND结构及形成该NAND结构的方法，通过该NAND结构 可以有效缩小芯片面积30-50%左右。另外，本发明实施例采用了自对准接触孔形成技术， 因此不需要额外的接触孔衬垫(Iandingpad)。同时，本发明所示的实施例基本可以适合任 何当前先进的VLSICM0S工艺，如HKMG或PolySiON，前栅或后栅等工艺，因此本发明所提出 的NAND结构及形成方法可具有普遍的应用。尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以 理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换 和变型，本发明的范围由所附权利要求及其等同限定。
权利要求
1.一种与非门NAND结构，其特征在于，包括衬底；形成在所述衬底之上的栅绝缘层；形成在所述衬底中的源区和漏区；形成在所述栅绝缘层之上的中间栅极，和位于所述中间栅极两侧的第一栅极和第二栅 极，所述第一栅极和第二栅极与所述中间栅极之间设有第一侧墙，所述第一栅极和第二栅 极的外侧设有第二侧墙，其中，所述中间栅极之上设置有第一接触孔区，所述第一栅极和第 二栅极之上分别设置有第二接触孔区，所述第一接触孔区和第二接触孔区交错排列。
2.如权利要求1所述的NAND结构，其特征在于，所述第一侧墙的厚度小于所述第二侧掉 丄回ο
3.如权利要求2所述的NAND结构，其特征在于，所述第一侧墙的厚度为2-lOnm。
4.如权利要求1所述的NAND结构，其特征在于，所述第一接触孔区通过第一金属或多 晶硅与所述中间栅极相连，其中第一接触孔区之下的第一金属或多晶硅至少有一部分高于 第一接触孔区外的第一金属或多晶硅。
5.如权利要求1所述的NAND结构，其特征在于，所述第二接触孔区通过第二金属或多 晶硅与所述第一栅极和第二栅极相连，其中第二接触孔区之下的第二金属或多晶硅至少有 一部分高于第二接触孔区外的第二金属或多晶硅。
6.如权利要求1所述的NAND结构，其特征在于，还包括分别形成在所述源区和漏区 之上的第三接触孔区，所述第三接触孔区通过第三金属与所述源区和漏区相连，其中第三 接触孔区之下的第三金属至少有一部分高于第三接触孔区外的第三金属。
7.如权利要求6所述的NAND结构，其特征在于，在所述源区和漏区与第三金属之间还 包括金属硅化物层。
8.如权利要求4-7任一项所述的NAND结构，其特征在于，所述第一金属或多晶硅、所述 第二金属或多晶硅、或第三金属具有L形或T形接触。
9.如权利要求6所述的NAND结构，其特征在于，所述第三金属为W、Al或Cu。
10.如权利要求4或5所述的NAND结构，其特征在于，所述第一金属或第二金属为Ti、 TiN、TiAlN 或AL。
11.一种存储器，其特征在于，包括若干个如权利要求1-10任一项所述的NAND结构。
12.—种形成NAND结构的方法，其特征在于，包括以下步骤形成衬底；在所述衬底之上形成栅绝缘层；在所述栅绝缘层之上形成中间栅极，和位于所述中间栅极两侧的第一栅极和第二栅 极，所述第一栅极和第二栅极与所述中间栅极之间形成有第一侧墙，所述第一栅极和第二 栅极的外侧形成有第二侧墙；在所述衬底中形成源区和漏区；形成在所述中间栅极之上的第一接触孔区，所述第一栅极和第二栅极之上的第二接触 孔区，和形成在所述源区和漏区之上的第三接触孔区，其中，所述第一接触孔区和第二接触 孔区交错排列。
13.如权利要求12所述的形成NAND结构的方法，其特征在于，所述形成第一栅极和第二栅极包括以下步骤在形成所述中间栅极两侧的第一侧墙之后，淀积第二栅金属或多晶硅；对淀积的所述第二栅金属或多晶硅进行散射注入以平坦化在所述中间栅极上所述第 二栅金属或多晶硅的顶部；对所述第二栅金属或多晶硅进行各向异性刻蚀，形成所述第一栅极和第二栅极，并暴 露所述中间栅极。
14.如权利要求12所述的形成NAND结构的方法，其特征在于，所述第一侧墙的厚度小 于所述第二侧墙。
15.如权利要求14所述的形成NAND结构的方法，其特征在于，所述第一侧墙的厚度为 2-10nm。
16.如权利要求12所述的形成NAND结构的方法，其特征在于，所述第一接触孔区通过 第一金属或多晶硅与所述中间栅极相连，其中第一接触孔区之下的第一金属或多晶硅至少 有一部分高于第一接触孔区外的第一金属或多晶硅。
17.如权利要求12所述的形成NAND结构的方法，其特征在于，所述第二接触孔区通过 第二金属或多晶硅与所述第一栅极和第二栅极相连，其中第二接触孔区之下的第二金属或 多晶硅至少有一部分高于第二接触孔区外的第二金属或多晶硅。
18.如权利要求12所述的形成NAND结构的方法，其特征在于，所述第三接触孔区通过 第三金属与所述源区和漏区相连，其中第三接触孔区之下的第三金属至少有一部分高于第 三接触孔区外的第三金属。
19.如权利要求12所述的形成NAND结构的方法，其特征在于，还包括在所述源区和 漏区与第三金属之间形成金属硅化物层。
20.如权利要求16-18任一项所述的形成NAND结构的方法，其特征在于，所述第一金属 或多晶硅、所述第二金属或多晶硅、或第三金属具有L形或T形接触。
21.如权利要求12所述的形成NAND结构的方法，其特征在于，所述第三金属为W、A1或Cu。
22.如权利要求12所述的形成NAND结构的方法，其特征在于，所述第一金属或第二金 属为 Ti、TiN、TiAlN 或 AL。
全文摘要
本发明提出一种与非门NAND结构，包括衬底；形成在所述衬底之上的栅绝缘层；形成在所述衬底中的源区和漏区；形成在所述栅绝缘层之上的中间栅极，和位于所述中间栅极两侧的第一栅极和第二栅极，所述第一栅极和第二栅极与所述中间栅极之间设有第一侧墙，所述第一栅极和第二栅极的外侧设有第二侧墙，其中，所述中间栅极之上设置有第一接触孔区，所述第一栅极和第二栅极之上分别设置有第二接触孔区，所述第一接触孔区和第二接触孔区交错排列。本发明提出的新型的NAND结构及形成该NAND结构的方法，通过该NAND结构可以有效缩小芯片面积30-50％左右。
文档编号H01L21/8247GK102074562SQ200910241209
公开日2011年5月25日 申请日期2009年11月25日 优先权日2009年11月25日
发明者朱慧珑, 梁擎擎, 钟汇才 申请人:中国科学院微电子研究所