用于多裸片封装中的过电压保护的系统和方法

专利名称：用于多裸片封装中的过电压保护的系统和方法
技术领域：
以下描述大体上涉及提供防止潜在损害性过电压的保护的半导体电路，所述过电 压包含例如由电过应力(EOS)和/或静电放电(ESD)事件产生的过电压。
背景技术：
现代集成电路(IC)容易被过电压损坏。这些潜在损害性电压的常见来源包含电 过应力(EOS)和静电放电(ESD)。ESD是固态电子元件中的严重问题，其是处于不同静电电 位的主体或表面之间通过直接接触或通过感应电场的静电电荷转移。使用例如硅等半导体 和例如二氧化硅等绝缘材料构造的IC在经受可能由ESD事件产生的较高电压时可永久损 坏。传统上，采用芯片上电路来在ESD事件期间保护IC。在常规的IC ESD保护方案 中，常常使用特殊的箝位电路来使ESD电流在IC电源轨之间分流，且进而保护IC的敏感内 部元件不被损坏。此类箝位电路通常具有计时器电路(例如，电阻器-电容器(RC)计时 器，其可称为“瞬时检测器”)和用于将高ESD电流放电的大的η沟道MOSFET装置。因此， 在IC内常常采用功率轨箝位电路，使得如果在IC的功率轨上遇到ESD事件，那么箝位将接 通且减小电压，使得IC的主要装置(电路元件)将不被损坏。此些RC箝位的实施和使用 是此项技术中众所周知的。示范性ESD保护电路包含在题目为“用于静电放电保护的电路(Circuit forElectrostatic Discharge Protection) ” 的第 5，946，177 号美国专利、题目为“静电 放电电路(Electrostatic Discharge Circuit) ”的第6，327，126号美国专利、题目为“具 有反馈增强型触发和调节电路的静电放电保护功率轨箝位(Electrostatic Discharge Protection PowerRail Clamp with Feedback-Enhanced Triggering and Conditioning Circuitry) ”的第7，196，890号美国专利、题目为“用于将多个独立芯片上VDD总线耦合到 ESD核心箱位的方法禾口设备(Method and Apparatus for Coupling Multiple Independent On-Chip VDDBusses to ESD Core Clamp) ”的第5，654，862号美国专利以及题目为“瞬时 脉冲，用于消除ESD的衬底触发的BICMOS轨箝位(Transient Pulse, Substrate-Triggered BICMOS RailClamp For ESD Abatement) ” 的第 2006/0250732 号美国公开专利申请案中描 述的那些ESD保护电路。给定的集成电路(IC)封装可具有实施于其中的多个裸片。传统上，存在芯片上 ESD保护电路，其集成到输入/输出(1/0)电路中以在ESD放电事件期间保护给定裸片。这 些电路为所述特定裸片提供所需保护。因此，在用于包含多个裸片的IC封装的传统ESD保 护方案中，可在每一裸片内实施ESD保护电路以用于保护其特定裸片不受在特定裸片内出 现的过电压事件(例如，ESD事件)的影响。作为实例，ESD保护电路可具有一对背对背二极 管，其布置于给定裸片内以用于为在所述给定裸片内出现的过电压事件提供放电路径。类 似地，另一对背对背二极管可布置于另一裸片内，以为在此另一裸片内出现的过电压事件 提供放电路径。此种利用背对背二极管来提供过电压放电路径是此项技术中众所周知的。
5一般来说，此些二极管在正常操作条件下通常是经反向偏置(不传导)的，但在发生促使二 极管对的一侧的过电荷超过某个阈值量的过电压事件(例如，ESD)时，所述对中的二极管 变为正向偏置(传导)，以便为过电压提供放电路径。在具有多个裸片的封装中，一个裸片的I/O信号可与同一封装中的一个或一个以 上其它裸片的I/O信号通信。封装中的不同裸片可具有对噪声的不同水平的敏感度。举例 来说，给定封装中的这些裸片可含有全数字电路或RF/模拟电路，其对衬底噪声和串扰高 度敏感。通常，如果裸片含有对噪声高度敏感的电路(例如，敏感的RF/模拟电路)，那么其 需要与可能由另一裸片(例如由封装中的数字裸片)引入的衬底噪声的适当隔离。用于含有多个裸片的总体封装的ESD保护由于例如噪声隔离、串扰等问题而变得 较具挑战性。而且，多个裸片与在不同功率域之间介接的信号之间的通信增加了封装的ESD M ^。

发明内容
鉴于上文，需要一种用于包含多个裸片的IC封装的过电压保护系统。需要此过电 压保护系统为IC封装提供对潜在损害性的过电压事件(例如，ESD事件)的良好免疫力。 需要此过电压保护系统能够在此潜在损害性的过电压事件期间将瞬时电流放电，而不会在 封装中的装置中的任一者中引起应力。总体ESD方案应当是稳健的。本发明大体上是针对用于为多裸片封装提供防止潜在损害性的过电压事件(例 如，ESD事件)的保护的系统和方法。根据本发明的某些实施例，实施于多裸片封装的一个 裸片上的过电压保护系统为所述IC封装的一个或一个以上其它裸片上引发的过电压提供 放电路径。在一实施例中，一种过电压放电系统包含集成电路(IC)封装，其具有第一裸片和 第二裸片。所述第一裸片具有第一接地节点、第二接地节点，和介于所述第一接地节点与第 二接地节点之间的保护电路。所述第二裸片具有第三接地节点和第四接地节点。所述第三 接地节点短接到所述第一接地节点，从而产生第一跨裸片共同接地。所述第四接地节点短 接到所述第二接地节点，从而产生第二跨裸片共同接地。所述系统还包含预先指定的可移 除路径，以用于在所述封装上在所述第一裸片和第二裸片外部的位置处将所述第一跨裸片 共同接地和所述第二跨裸片共同接地短接在一起。在另一实施例中，一种过电压放电系统包含集成电路(IC)封装，其具有耦合到第 二裸片的第一裸片。所述第一裸片具有数字电路和射频(RF)模拟电路。所述第一裸片还 具有为所述第二裸片产生共同放电路径的保护系统。在又一实施例中，一种过电压放电系统包含集成电路(IC)封装，其具有第一裸片 和至少第二裸片。所述第一裸片具有第一电路和第二电路，所述第一裸片的所述第一电路 相对于所述第二电路具有高噪声敏感度。所述第一裸片具有用于所述第一裸片上的所述第 一电路的至少一个高噪声敏感度接地节点，和用于所述第一裸片上的所述第二电路的至少 一个低噪声敏感度接地节点。所述第一裸片还具有介于所述至少一个高噪声敏感度接地节 点与所述至少一个低噪声敏感度接地节点之间的保护电路。所述至少第二裸片具有第三 电路和第四电路，所述至少第二裸片的所述第三电路相对于所述第四电路具有高噪声敏感 度。所述至少第二裸片具有用于所述第三电路的至少一个高噪声敏感度接地节点，和用于所述第四电路的至少一个低噪声敏感度接地节点。所述第一裸片的所述至少一个高噪声敏 感度接地节点和所述至少第二裸片的所述至少一个高噪声敏感度接地节点在所述封装上 的在所述第一裸片和所述至少第二裸片外部的位置处短接在一起，从而产生共同的高噪声 敏感度接地。所述第一裸片的所述至少一个低噪声敏感度接地节点和所述至少第二裸片的 所述至少一个低噪声敏感度接地节点在所述封装上的在所述第一裸片和所述至少第二裸 片外部的位置处短接在一起，从而产生共同的低噪声敏感度接地。预先指定的可移除路径 用于将所述共同的高噪声敏感度接地和所述共同的低噪声敏感度接地在所述封装上的在 所述第一裸片和所述至少第二裸片外部的位置处短接在一起。在再一实施例中，提供一种用于制造多裸片集成电路(IC)封装的方法。所述方法 包含将所述多裸片封装的多个裸片的高噪声敏感度接地短接在一起，从而产生所述多裸 片封装上的在所述多个裸片外部的共同的高噪声敏感度接地路径。所述方法还包含将所述 多裸片封装的多个裸片的低噪声敏感度接地短接在一起，从而产生所述多裸片封装上的在 所述多个裸片外部的共同的低噪声敏感度接地路径。所述方法进一步包含在所述多个裸片 中的至少一者上提供过电压放电保护电路。所述共同的高噪声敏感度接地路径和所述共同 的低噪声敏感度接地路径耦合到所述过电压放电保护电路。所述方法还包含在所述多裸片 封装上提供预先指定的可移除路径，所述路径将所述共同的高噪声敏感度接地路径和所述 共同的低噪声敏感度接地路径短接在一起。所述方法进一步包含在所述预先指定的任选路 径将所述共同的高噪声敏感度接地路径和所述共同的低噪声敏感度接地路径短接在一起 的情况下评估所述多裸片封装的性能；以及如果性能不可接受，那么切断所述预先指定的 可移除路径，以使得所述共同的高噪声敏感度接地路径和所述共同的低噪声敏感度接地路 径不短接在一起。上述内容已广泛地概述本发明的特征和技术优点，以便可更好地理解随后对本发 明的详细描述。下文将描述本发明的额外特征和优点，其形成本发明的权利要求书的标的 物。所属领域的技术人员应了解，可易于将所揭示的概念和特定实施例用作基础来修改或 设计用于实现本发明的相同目的的其它结构。所属领域的技术人员还应认识到，此些等效 构造不脱离如所附权利要求书中陈述的本发明的精神和范围。将在结合附图考虑时从以下 描述内容中更好地理解相信为本发明的特征的关于其组织和操作方法的新颖特征以及其 它目的和优点。然而，应明确理解，每一张图只是为了说明和描述的目的而提供，且无意作 为对本发明的限制的界定。


为了更完整地理解本发明，现在参考以下结合附图进行的描述，其中图1展示根据本发明的一个实施例的包含过电压(例如，ESD)保护电路的示范性 多裸片封装的示意图；图2展示根据本发明的一个实施例的用于制造多裸片封装的示范性过程；图3展示根据本发明的一个实施例的包含过电压(例如，ESD)保护电路的多裸片 封装上的裸片的至少一部分的示意图；以及图4展示其中可有利地采用本发明的实施例的示范性无线通信系统。
具体实施例方式图1展示根据本发明的一个实施例的包含过电压(例如，ESD)保护电路的示范性 多裸片封装的示意图。在图1的示范性实施例中，多裸片封装10包括第一裸片11和第二 裸片12。虽然在此实例中为了便于说明而展示两个裸片，但应理解在其它实施例中，在多裸 片封装10内可实施两个以上裸片。在此实例中，第一裸片11具有第一部分101和第二部 分102。在某些实施例中，第一部分101包含数字电路140，且第二部分102包含例如射频 (RF)电路等模拟电路141。举例来说，数字电路140可包含例如处理器和存储器等数字电 路。模拟电路141可包含例如RF、LNA、高频DAC、ADC、PLL、电源管理电路等模拟电路。如 本文进一步论述，第一部分101具有具低噪声敏感度的电路(例如，数字电路140，或具有低 噪声敏感度的任何其它类型的电路，如本文进一步论述)，而第二部分102具有具高噪声敏 感度的电路(例如，RF模拟电路141，或具有高噪声敏感度的任何其它类型的电路，如本文 进一步论述)。一般来说，某些类型的电路具有低噪声敏感度(即，具有对噪声较不敏感的性 能)，而其它类型的电路具有高噪声敏感度(即，具有对噪声较敏感的性能)。如本文进一 步描述，对噪声的相应敏感度是电路的相对特性。举例来说，如果噪声足够高，那么几乎任 何电路的性能均可受其影响。然而，所属领域的技术人员将认识到，某些电路具有相对高的 噪声敏感度，而其它电路具有相对低的噪声敏感度。作为实例，在给定系统内，例如在给定IC封装(例如，封装10)内，可能存在具有 高噪声敏感度的第一类型电路，且可能存在相对于第一类型电路具有低噪声敏感度的第二 类型电路。例如在图1的所说明实例中，IC封装10的第一裸片11上的RF模拟电路141可 为具有高噪声敏感度的第一类型电路，而第一裸片11上的数字电路140可为相对于RF模 拟电路141具有低噪声敏感度的第二类型电路。本文称为具有低噪声敏感度的电路一般是可承受比本文称为具有高噪声敏感度 的电路大的噪声量(而不会具有不可接受的性能降级)的电路。举例来说，与许多模拟电 路组件相比，数字电路通常被视为对噪声较不敏感。举例来说，许多数字电路可将电压电平 窗辨识为高电压电平(或逻辑“1”)或低电压电平(或逻辑“0”)。作为一个实例，给定的 数字电路可将0伏界定为低电压电平，且将5伏界定为高电压电平。此外，并不要求分别将 精确为0伏或5伏的电压电平辨识为低电压电平或高电压电平，而是给定数字电路可将相 应的电压电平窗辨识为对应于低或高电平。举例来说，此给定数字电路可将低于某个阈值 量(比如低于1. 5伏)的任何电压电平辨识为对应于低电压电平，且其可将超过某一阈值 量(比如3. 5伏)的任何电压电平辨识为对应于高电压电平。另一方面，许多模拟电路的性 能较严格地取决于信号的精确值(或取决于比数字电路常准许的信号值窗严格得多的信 号值窗)。以此方式，许多数字电路相对于许多模拟电路具有低噪声敏感度。当然，在其对 噪声的相应敏感度方面具有相对差异的不同类型电路的其它实例可能存在于给定系统中， 如所属领域的技术人员将了解。在图1的示范性系统中，第一裸片11的第一部分101包含本文进一步描述的过电 压保护电路103。如图示，第一部分101包括一个或一个以上接地路径，例如VSS_package 路径109、Vssn路径110、Vss2路径111和Vssl路径112。这些接地路径109到112中的 每一者经由过电压保护电路103耦合到共同接地路径(“Vssx”) 113。接地路径109到113中的一者或一者以上可用以为实施于第一裸片11上的数字电路140提供参考接地。在所 说明的实例中，VSS_package路径109经由I/O焊盘108暴露于第一裸片11的外部。类似 地，共同Vssx路径113经由I/O焊盘114暴露于第一裸片11的外部。当然，在某些实施方 案中，其它接地路径110到112中的一者或一者以上可同样地经由I/O焊盘暴露于第一裸 片11的外部。在某些实施例中，过电压保护电路103包含一对或一对以上背对背二极管，例如 图1的示范性实施例中所示的对104、105、106和107。虽然此实例中展示四对背对背二极 管，但在其它实施方案中，可实施任何数目(一个或一个以上)此些对。二极管的利用是此 项技术中众所周知的，且因此本文仅简短提及。作为实例，二极管对104是背对背布置的二 极管104A和104B。如果Vssx 113上存在的电压超过Vss_package路径109的电压大于 二极管104A的正向击穿电压的量，那么二极管104A变为传导，因此提供放电路径。另一方 面，如果Vss_package路径109上存在的电压超过Vssx 113的电压大于二极管104B的正 向击穿电压的量，那么二极管104B变为传导，因此提供放电路径。在此实例中，第一裸片11的第二部分102具有一个或一个以上高噪声敏感度接地 路径(Vssl. . . Vssn) 115，其为部分102中的相对于部分101中的电路(例如，数字电路140) 具有高噪声敏感度的电路(例如，RF模拟电路141)提供参考接地。在所说明的实例中，此 高噪声敏感度接地路径115包含路径116到118，其在此实例中分别通过I/O焊盘119到 121暴露于第一裸片11的外部。在所说明的实例中，第一裸片11的第二部分102还包含一 个或一个以上低噪声敏感度接地路径，例如低噪声敏感度接地路径122，其为部分102中的 相对于具有高噪声敏感度的电路(例如，相对于RF模拟电路141)而具有低噪声敏感度的 电路提供参考接地。在所说明的实例中，此低噪声敏感度接地路径122通过I/O焊盘123 暴露于第一裸片11的外部。在此实例中，第二裸片12包含电源管理电路142，但在其它实施例中，其可包含给 定实施方案所需的任何类型电路。在此实例中，第二裸片12具有一个或一个以上高噪声 敏感度接地路径，例如高噪声敏感度接地路径124，其为第二裸片12中的相对于封装10中 具有低噪声敏感度的电路(例如，数字电路140)而具有高噪声敏感度的电路提供参考接 地。在所说明的实例中，此高噪声敏感度接地路径1 通过I/O焊盘125暴露于第二裸片 12的外部。另外，在所说明的实例中，第二裸片12具有一个或一个以上低噪声敏感度接地 (Vssl... Vssn) 126，其为第二裸片12中的相对于封装10中具有高噪声敏感度的电路(例 如，RF模拟电路141)而具有低噪声敏感度的电路提供参考接地。在所说明的实例中，此低 噪声敏感度接地路径126包含路径127到129，所述路径在此实例中分别通过I/O焊盘130 到132暴露于第二裸片12的外部。在此示范性实施例中，裸片11和12的所有高噪声敏感度接地被短接在一起。更 特定来说，裸片11和12的所有高噪声敏感度接地在第一裸片11和第二裸片12的外部被 短接在一起，从而产生共同的高噪声敏感度接地133。举例来说，如图1的实例中所示，第一 裸片11的高噪声敏感度接地路径115和第二裸片12的高噪声敏感度接地IM被短接在一 起，从而产生共同的高噪声敏感度接地133。类似地，在此示范性实施例中，裸片11和12的所有低噪声敏感度接地在封装上被 短接在一起。更特定来说，裸片11和12的所有低噪声敏感度接地在第一裸片11和第二裸片12的外部被短接在一起，从而产生共同的低噪声敏感度接地134。举例来说，如图1的实 例中所示，第一裸片11的低噪声敏感度接地路径122和第二裸片12的低噪声敏感度接地 1 被短接在一起，从而产生共同的低噪声敏感度接地134。如此示范性实施例中还展示，提供任选路径135以用于任选地在封装上在第一裸 片11和第二裸片12外部的位置处将共同的高噪声敏感度接地133和共同的低噪声敏感度 接地134短接在一起。在某些实施例中，如本文进一步论述，任选路径135是起初包含于封 装10的制造中但在封装10的随后制造期间可能在需要时被切断(或移除)的路径(例如， 金属迹线)。举例来说，如本文进一步论述，路径135可为起初包含于封装10中的金属迹 线。在封装10的制造期间，可测试裸片11和12上的电路的性能以例如评估具有高噪声敏 感度的电路的性能。如果确定电路的性能可接受，那么路径135可保留在适当位置。否则， 如果性能不可接受(例如，由于噪声对具有高噪声敏感度的电路的影响)，那么可切断/移 除(如图1中的“X”指示)路径135，从而仅在两个接地133、134之间留下二极管保护电路 103作为ESD路径。由此，如果需要改进的性能，则可通过简单地切断路径135来减少由高 噪声敏感度电路引发的噪声，而无需对裸片11和12的任何更改。在此方面，在设计和制造期间将任选路径135预先指定为任选路径。因此，如上文 论述，在此示范性实施例中，所有高噪声敏感度接地在裸片11和12的外部的位置处被短接 在一起，从而产生共同的高噪声敏感度接地133 (其为封装10上的在裸片11和12外部的迹 线/路径)，且所有低噪声敏感度接地在裸片11和12外部的位置处被短接在一起，从而产 生共同的低噪声敏感度接地134 (其也是封装10上的在裸片11和12外部的迹线/路径)。如下文论述，路径135在其不导致封装10的高噪声敏感度电路的性能上的不可接 受降级的情况下可为合意的。如果路径135不导致封装10的高噪声敏感度电路的性能上 的不可接受降级，那么可将其切断/移除(无需对封装10进行任何进一步修改)，从而产生 减少由封装10的高噪声敏感度电路引发的噪声的解决方案。当切断/移除路径135时，高 噪声敏感度接地将仍通过第一裸片11的保护系统103(例如，背对背二极管104)而具有过 电压放电(例如，ESD放电)路径。如图1的实例中所说明，根据某些实施例，高噪声敏感度接地和低噪声敏感度接 地通过过电压保护电路103连接在一起。举例来说，共同的高噪声敏感度接地133和共同 的低噪声敏感度接地134通过在图1的示范性多裸片封装中实施于第一裸片11上的过电 压保护电路103而连接在一起。虽然过电压保护电路103展示为在图1的实例中实施于单个裸片(例如，裸片11) 中，但在某些实施例中，过电压保护电路103可实施于多裸片封装的多个不同裸片上。此在 多个不同裸片上的实施方案可能在含有许多裸片的多裸片封装中是尤其合意和/或有利 的。虽然为了便于说明，图1的示范性多裸片封装展示为包含两个裸片11和12，但应认识 到，在一些实施方案中，多裸片封装可包含多得多的裸片。在此情况下，裸片中的多个不同 裸片可具有以类似于针对图1中的第一裸片11展示的方式的方式实施于其上的过电压保 护电路103。因此，举例来说，多裸片封装中的多个不同裸片可各自具有实施于其上的过电 压保护电路103，高噪声敏感度接地和低噪声敏感度接地可通过所述过电压保护电路103 连接在一起。如图1中所说明，另一裸片(不同于在其上实施过电压保护电路103的裸片) 的高噪声敏感度接地和/或低噪声敏感度接地通过裸片中的一者或一者以上的过电压保
10护电路103连接在一起。作为一个实例，在某些实施例中，图1的背对背二极管对104和 105可实施于第一裸片11上，且背对背二极管对106和107可实施于另一裸片(例如，不同 于图1的第一裸片11和第二裸片12)上。转到图2，展示根据本发明的一个实施例的用于制造多裸片封装的过程。在制造过 程的方框21中，将多裸片封装的多个裸片的高噪声敏感度接地短接在一起，从而产生多裸 片封装上的在多个裸片外部的共同的高噪声敏感度接地路径。举例来说，在图1的示范性 封装10中，裸片11和12的高噪声敏感度接地被短接在一起，从而产生多裸片封装上的共 同的高噪声敏感度接地路径133。共同的高噪声敏感度接地路径133在多个裸片11和12 的外部。在制造过程的方框22中，将多裸片封装的多个裸片的低噪声敏感度接地短接在 一起，从而产生多裸片封装上的在多个裸片外部的共同的低噪声敏感度接地路径。举例来 说，在图1的示范性封装10中，裸片11和12的低噪声敏感度接地被短接在一起，从而产生 多裸片封装上的共同的低噪声敏感度接地路径134。共同的低噪声敏感度接地路径134在 多个裸片11和12的外部。在制造过程的方框23中，在多个裸片中的至少一者上包含过电压放电保护电路 (例如，图1的保护电路103)。共同的高噪声敏感度接地路径和共同的低噪声敏感度接地 路径耦合到过电压放电保护电路。在某些实施例中，如子方框201中所示，过电压放电保护 电路包含介于共同的高噪声敏感度接地路径与共同的低噪声敏感度接地路径之间的至少 一对背对背二极管。举例来说，在图1的示范性封装10中，实施于裸片11中的过电压放电 保护电路103包含背对背二极管对104。背对背二极管对介于共同的高噪声敏感度接地路 径133与共同的低噪声敏感度接地路径134之间。也就是说，共同的高噪声敏感度接地路 径133以通信方式耦合到背对背二极管对的第一侧上的I/O焊盘108，且共同的低噪声敏感 度接地路径134以通信方式耦合到背对背二极管对的相对侧上的I/O焊盘114。在制造过程的方框M中，在多裸片封装上包含预先指定的任选路径，其中所述路 径将共同的高噪声敏感度接地路径和共同的低噪声敏感度接地路径短接在一起。此任选路 径优选在多裸片封装上的在多个裸片外部的位置处实施。举例来说，如图1的示范性封装 10中所示，预先指定的任选路径135起初包含(在制造过程的初始阶段期间)于多裸片封 装10上。路径135将共同的高噪声敏感度接地路径133和共同的低噪声敏感度接地路径 134短接在一起。应认识到，方框21到M可以任何相对次序执行，和/或方框中的一者或一者以上 可在制造过程期间并行执行。在制造过程的方框25中，评估具有处于适当位置的路径135(即，将共同的高噪声 敏感度接地路径和共同的低噪声敏感度接地路径短接在一起)的多裸片封装的性能。作为 实例，在某些实施例中，所述评估评估是否由于在短接在一起的共同的高噪声敏感度接地 路径和共同的低噪声敏感度接地路径上存在的噪声而引发多裸片封装中具有高噪声敏感 度的电路(例如，RF模拟电路等)的性能上的不可接受的降级。路径135在其不导致多裸片封装10的电路中的不可接受的性能降级的情况下可 一般为需要的。举例来说，将共同的高噪声敏感度接地路径133和共同的低噪声敏感度接 地路径134短接在一起提供了多裸片封装10的接地节点中的任一者之间的较低电阻性路径，其可为处置可能在多裸片封装10内出现的ESD事件(或其它过电压事件)提供较好的 效率。因此，如果在方框25中的评估期间确定由预先指定的任选路径135提供的短接不导 致多裸片封装10的电路中的不可接受的性能降级，那么预先指定的任选路径135可留在所 制造的多裸片封装10内的适当位置。然而，如果在方框25中的评估期间确定由预先指定的任选路径135提供的短接导 致多裸片封装10的电路中的不可接受的性能降级(例如，此短接给存在于多裸片封装10 内的高噪声敏感度电路带来太多噪声)，那么预先指定的任选路径135可在制造的随后阶 段期间经切断/移除，使得共同的高噪声敏感度接地路径133和共同的低噪声敏感度接地 路径134不短接在一起，如图2的方框沈中指示。转到图3，作为第一裸片IlA而更详细地展示根据本发明的一个实施例的多裸片 封装10(图1)的第一裸片11的一部分的示意图。此示意图更详细地展示根据本发明的一 个实施例的可在图1的裸片11上实施的示范性ESD方案。在此实例中，裸片IlA包含第一 电路部分(例如，数字电路，其为了便于说明而未图示)，其耦合到I/O焊盘30_1，且其接收 电源Vddl和参考接地Vssx 113。两个二极管36A和38A提供直到Vddl的正常放电路径。 还包含RC箝位34A以提供Vddl与Vssx 113之间的过电压放电，且包含二极管32A以提供 从Vssx 113到Vddl的放电路径。二极管36A、38A和32A以及RC箝位34A的布置是用于 在Vddl与Vssx 113之间提供过电压放电的众所周知的布置的实例。裸片1IA包含耦合到I/O焊盘30_2的另一电路部分(例如，数字电路，其为了便于 说明而未图示)，其接收不同的电源Vdd2和参考接地Vssx 113。再次采用在Vdd2与Vssx 113之间提供过电压放电的二极管36B、38B和32B以及RC箝位34B的类似布置。另外，裸片IlA包含耦合到I/O焊盘30_3的另一电路部分(例如，数字电路，其为 了便于说明而未图示)，其接收不同的电源Vdd3和不同的参考接地VSS_package 109(经由 I/O焊盘108)。再次采用在Vdd3与Vss_package 109之间提供过电压放电的二极管36C、 38C和32C以及RC箝位;34C的类似布置。此外，包含二极管104A和104B的背对背二极管对104以上文关于图1论述的方 式在Vssx 113与Vss_package 109之间提供过电压放电路径。虽然图3的裸片IlA提供根据本发明的某些实施例可在多裸片封装10的裸片上 采用的ESD保护方案的示范性实施方案的更详细说明，但本文呈现的概念既定不限于图3 中所展示的示范性方案。而是，这仅是为了说明性目的而展示，除了由保护系统103的背对 背二极管对(例如，对104)提供的上述放电路径以外，针对裸片IlA的I/O焊盘30_1、30_2 和30_3可存在额外的ESD保护电路(例如，跳回)。图4展示其中可有利地采用多裸片封装10的实施例的示范性无线通信系统400。 出于说明的目的，图4展示三个远程单元420、430和450以及两个基站440。将认识到，典 型的无线通信系统可具有多得多的远程单元和基站。远程单元420、430和450分别包含用 于多裸片封装425A、425B和425C的经改进的ESD解决方案。图4展示来自基站440和远 程单元420、430和450的前向链路信号480，以及从远程单元420、430和450到基站440的 反向链路信号490。在图4中，将远程单元420展示为移动电话，将远程单元430展示为便携式计算 机，且将远程单元450展示为无线本地环路系统中的固定位置远程单元。举例来说，所述远程单元可为手机、手持式个人通信系统(PCQ单元、例如个人数据助理等便携式数据单元， 或例如仪表读取设备等固定位置数据单元。虽然图4说明可采用根据本发明的教示的多裸 片封装10的远程单元，但本发明不限于这些示范性所说明的单元。举例来说，根据本发明 的实施例的多裸片封装10可合适地用于任何装置中。虽然已陈述具体电路，但所属领域的技术人员将了解，并不需要所有所揭示的电 路来实践本发明。而且，没有描述某些众所周知的电路，以便着重于本发明。类似地，虽然 描述内容在某些位置中涉及逻辑“0”和逻辑“ 1”，但所属领域的技术人员了解，在不影响本 发明的操作的情况下，所述逻辑值可切换，且电路的其余部分进行相应调整。虽然已详细地描述本发明及其优点，但应了解，在不脱离如所附权利要求书界定 的本发明的精神和范围的情况下可在其中作出各种改变、替代和更改。而且，本申请案的范 围不希望限于说明书中所描述的过程、机器、制造品、物质组成、装置、方法和步骤的特定实 施例。所属领域的技术人员根据本发明的揭示内容将容易了解，根据本发明可利用当前存 在或日后将开发的与本文所描述的对应实施例执行大体上相同功能或实现大体上相同结 果的过程、机器、制造品、物质组成、装置、方法或步骤。因此，希望所附权利要求书在其范围 内包含此些过程、机器、制造品、物质组成、装置、方法或步骤。
权利要求
1.一种过电压放电系统，其包括集成电路(IC)封装，其包括第一裸片和第二裸片，所述第一裸片包括第一接地节点和第二接地节点；所述第一裸片进一步包括介于所述第一接地节点与第二接地节点之间的保护电路；所述第二裸片包括第三接地节点和第四接地节点；其中所述第三接地节点短接到所述第一接地节点，从而产生第一跨裸片共同接地，且 其中所述第四接地节点短接到所述第二接地节点，从而产生第二跨裸片共同接地；以及预先指定的可移除路径，其用于在所述封装上的在所述第一裸片和第二裸片外部的位 置处将所述第一跨裸片共同接地和所述第二跨裸片共同接地短接在一起。
2.根据权利要求1所述的过电压放电系统，其中起初在所述IC封装的制造期间包含所 述预先指定的可移除路径，且当将所述第一跨裸片共同接地和所述第二跨裸片共同接地短 接在一起导致所述IC封装的不合意的性能降级时，所述预先指定的可移除路径在所述封 装的所述制造期间被移除。
3.根据权利要求2所述的过电压放电系统，其中所述第一裸片包括第一电路和第二电 路，所述第一电路相对于所述第二电路具有高噪声敏感度；且其中所述第一接地节点为所 述第一电路提供高噪声敏感度接地节点，且所述第二接地节点为所述第二电路提供低噪声 敏感度接地节点。
4.根据权利要求3所述的过电压放电系统，其中所述第二裸片包括第三电路和第四电 路，所述第三电路相对于所述第四电路具有高噪声敏感度；且其中所述第三接地节点为所 述第三电路提供高噪声敏感度接地节点，且所述第四接地节点为所述第四电路提供低噪声 敏感度接地节点。
5.一种过电压放电系统，其包括集成电路(IC)封装，其包括耦合到第二裸片的第一裸片，所述第一裸片包括数字电路和射频(RF)模拟电路；且所述第一裸片进一步包括为所述第二裸片产生共同放电路径的保护系统。
6.根据权利要求5所述的过电压放电系统，其中所述第二裸片包括电源管理电路。
7.根据权利要求5所述的过电压放电系统，其中所述保护系统包括至少一对背对背二 极管。
8.根据权利要求5所述的过电压放电系统，其中所述第一裸片包括用于所述RF模拟电 路的至少一个高噪声敏感度接地节点；其中所述第二裸片包括用于所述第二裸片上的相对 于所述数字电路而具有高噪声敏感度的电路的至少一个高噪声敏感度接地节点；且其中所 述第一裸片的所述至少一个高噪声敏感度接地节点和所述第二裸片的所述至少一个高噪 声敏感度接地节点短接在一起，从而产生共同的高噪声敏感度接地。
9.根据权利要求8所述的过电压放电系统，其中所述第一裸片的所述至少一个高噪声 敏感度接地节点和所述第二裸片的所述至少一个高噪声敏感度接地节点在所述封装上的 在所述第一裸片和第二裸片外部的位置处短接在一起。
10.根据权利要求9所述的过电压放电系统，其中所述第一裸片上的所述保护系统为 所述第二裸片的所述至少一个高噪声敏感度接地节点提供过电压放电路径。
11.根据权利要求9所述的过电压放电系统，其中所述第一裸片进一步包括用于所述第一裸片上的所述数字电路的至少一个低噪声敏感度接地节点；其中所述第二裸片包括用 于所述第二裸片上的相对于所述RF模拟电路而具有低噪声敏感度的电路的至少一个低噪 声敏感度接地节点；且其中所述第一裸片的所述至少一个低噪声敏感度接地节点和所述第 二裸片的所述至少一个低噪声敏感度接地节点短接在一起，从而产生共同的低噪声敏感度 接地。
12.根据权利要求11所述的过电压放电系统，其中所述第一裸片的所述至少一个低噪 声敏感度接地节点和所述第二裸片的所述至少一个低噪声敏感度接地节点在所述封装上 的在所述第一裸片和第二裸片外部的位置处短接在一起。
13.根据权利要求12所述的过电压放电系统，其中所述第一裸片上的所述保护系统提 供介于所述共同的高噪声敏感度接地与所述共同的低噪声敏感度接地之间的过电压放电 路径。
14.根据权利要求12所述的过电压放电系统，其进一步包括预先指定的可移除路径，其用于在所述封装上的在所述第一裸片和第二裸片外部的位 置处将所述共同的高噪声敏感度接地和所述共同的低噪声敏感度接地短接在一起。
15.一种过电压放电系统，其包括集成电路(IC)封装，其包括第一裸片和至少第二裸片，所述第一裸片包括第一电路和第二电路，所述第一裸片的所述第一电路相对于所述第 二电路具有高噪声敏感度；所述第一裸片包括用于所述第一裸片上的所述第一电路的至少一个高噪声敏感度接 地节点，和用于所述第一裸片上的所述第二电路的至少一个低噪声敏感度接地节点；所述第一裸片进一步包括介于所述至少一个高噪声敏感度接地节点与所述至少一个 低噪声敏感度接地节点之间的保护电路；所述至少第二裸片包括第三电路和第四电路，所述至少第二裸片的所述第三电路相对 于所述第四电路具有高噪声敏感度；所述至少第二裸片包括用于所述第三电路的至少一个高噪声敏感度接地节点，和用于 所述第四电路的至少一个低噪声敏感度接地节点；其中所述第一裸片的所述至少一个高噪声敏感度接地节点和所述至少第二裸片的所 述至少一个高噪声敏感度接地节点在所述封装上的在所述第一裸片和所述至少第二裸片 外部的位置处短接在一起，从而产生共同的高噪声敏感度接地；其中所述第一裸片的所述至少一个低噪声敏感度接地节点和所述至少第二裸片的所 述至少一个低噪声敏感度接地节点在所述封装上的在所述第一裸片和所述至少第二裸片 外部的位置处短接在一起，从而产生共同的低噪声敏感度接地；以及预先指定的可移除路径，其用于将所述共同的高噪声敏感度接地和所述共同的低噪声 敏感度接地在所述封装上的在所述第一裸片和所述至少第二裸片外部的位置处短接在一 起。
16.根据权利要求15所述的过电压放电系统，其中起初在所述IC封装的制造期间包含 所述预先指定的可移除路径，且当将所述共同的高噪声敏感度接地和所述共同的低噪声敏 感度接地短接在一起导致所述IC封装的不合意的性能降级时，所述预先指定的可移除路 径在所述封装的所述制造期间被移除。
17.根据权利要求16所述的过电压放电系统，其中具有高噪声敏感度的所述第一电路 包括模拟电路。
18.根据权利要求17所述的过电压放电系统，其中所述第一裸片的所述第二电路包括数字电路。
19.根据权利要求18所述的过电压放电系统，其中所述第二裸片包括电源管理电路。
20.根据权利要求19所述的过电压放电系统，其中在所述预先指定的可移除路径被移 除后，所述保护电路即刻以通信方式介于所述共同的高噪声敏感度接地与所述共同的低噪 声敏感度接地之间。
21.一种用于制造多裸片集成电路(IC)封装的方法，所述方法包括将所述多裸片封装的多个裸片的高噪声敏感度接地短接在一起，从而产生所述多裸片 封装上的在所述多个裸片外部的共同的高噪声敏感度接地路径；将所述多裸片封装的多个裸片的低噪声敏感度接地短接在一起，从而产生所述多裸片 封装上的在所述多个裸片外部的共同的低噪声敏感度接地路径；在所述多个裸片中的至少一者上包含过电压放电保护电路，其中所述共同的高噪声敏 感度接地路径和所述共同的低噪声敏感度接地路径耦合到所述过电压放电保护电路；在所述多裸片封装上包含预先指定的可移除路径，所述可移除路径将所述共同的高噪 声敏感度接地路径和所述共同的低噪声敏感度接地路径短接在一起；在预先指定的任选路径将所述共同的高噪声敏感度接地路径和所述共同的低噪声敏 感度接地路径短接在一起的情况下评估所述多裸片封装的性能；以及如果性能不可接受，那么切断所述预先指定的可移除路径，以使得所述共同的高噪声 敏感度接地路径和所述共同的低噪声敏感度接地路径不短接在一起。
22.根据权利要求21所述的方法，其中所述过电压放电保护电路包含介于所述共同的 高噪声敏感度接地路径与所述共同的低噪声敏感度接地路径之间的至少一对背对背二极 管。
23.根据权利要求21所述的方法，其中所述评估包括评估是否由于在经由所述预先指定的可移除路径短接在一起的所述共同的高噪声敏 感度接地路径和所述共同的低噪声敏感度接地路径上存在的噪声而引发所述多裸片封装 中具有高噪声敏感度的电路的性能上的不可接受的降级。
24.根据权利要求21所述的方法，其中所述多裸片封装的所述高噪声敏感度接地为所 述多裸片封装上的相对于所述多裸片封装上的所述低噪声敏感度接地为其提供参考接地 的电路而具有高噪声敏感度的电路提供参考接地。
25.根据权利要求M所述的方法，其中所述多裸片封装上的具有高噪声敏感度的所述 电路包括模拟电路，且其中所述多裸片封装上的所述低噪声敏感度接地为其提供参考接地 的所述电路包括数字电路。
全文摘要
一种实施于多裸片封装的一个裸片上的保护系统为所述封装的一个或一个以上其它裸片上引发的过电压提供放电路径。为所述封装中具有高噪声敏感度的某些电路提供接地路径，且为所述封装中相对于所述高噪声敏感度电路具有低噪声敏感度的某些电路提供接地路径。多个裸片的高噪声敏感度电路的接地短接在一起，从而产生共同的高噪声敏感度接地。多个裸片的低噪声敏感度电路的接地短接在一起，从而产生共同的低噪声敏感度接地。在所述封装上在所述裸片的外部包含预先指定的可移除路径，所述可移除路径短接所述共同的高噪声敏感度接地和所述共同的低噪声敏感度接地。可在存在于所述经短接接地上的噪声导致不可接受的性能降级的情况下在制造期间移除所述可移除路径。
文档编号H01L25/065GK102113117SQ200980130508
公开日2011年6月29日 申请日期2009年8月12日 优先权日2008年8月12日
发明者斯利克尔·敦迪加尔, 礼萨·贾利利塞纳里, 维维克·莫汉 申请人:高通股份有限公司