专利名称：静电释放保护结构及制造方法
静电释放保护结构及制造方法
技术领域：
本发明涉及半导体器件，尤其涉及一种静电释放(Electro-static Discharge, ESD)保护结构，还涉及一种具有ESD保护结构的垂直双扩散金属氧化物半导体场效应管 (VDM0SFET)。
背景技术：
静电释放(Electro-Static Discharge，ESD)会造成半导体元器件，例如金属氧 化物半导体场效应管(MOSFET)的损坏。尤其是垂直双扩散金属氧化物半导体场效应管 (VDM0SFET)的栅氧化层较薄，一般小于1000埃，所能承受的击穿电压低，只有80 120V， 而一般人体放电模式(Human Body Model,HBM)所产生的静电电压可以达到2000V，容易造 成VDM0SFET的栅氧化层损伤或击穿，导致器件的可靠性出问题甚至直接烧毁器件。随着器 件可靠性要求的提高，特别是在一些低阈值电压的器件领域，要求栅氧化层的厚度只有几 百埃，使VDM0SFET对静电释放抵抗能力的要求提高，只凭器件本身的电容能力无法保证可 靠性。
发明内容基于此，有必要提供一种能防止金属氧化物半导体场效应管因静电释放而损坏， 提高器件可靠性的静电释放保护结构。一种静电释放保护结构，所述静电释放保护结构串联在金属氧化物半导体场效应 管的栅极和源极之间，所述静电释放保护结构是NPN三极结构或PNP三极结构。优选的，所述金属氧化物半导体场效应管是垂直双扩散金属氧化物半导体场效应 管，所述NPN三极结构和PNP三极结构是通过对所述垂直双扩散金属氧化物半导体场效应 管本身的多晶硅栅极进行N型和P型杂质的掺杂实现的。优选的，所述垂直双扩散金属氧化物半导体场效应管包括衬底，衬底上的外延层， 外延层内的阱区，阱区内的注入区，外延层表面的栅氧化层，栅氧化层上的多晶硅层，多晶 硅层表面的保护层，以及保护层上的电极；所述多晶硅层包括多晶硅栅极和多晶硅栅；所 述保护层包括多晶硅栅极表面的栅极保护层和多晶硅栅表面的栅保护层；所述电极包括源 电极和栅电极，所述源电极位于阱区上、与注入区接触且包覆所述多晶硅栅和多晶硅栅表 面的保护层，所述栅电极位于多晶硅栅极上且贯穿多晶硅栅极表面的保护层而与多晶硅栅 极接触；所述多晶硅栅极包括通过掺杂形成的N型区和P型区，具体是两个N型区将一个P 型区夹在中间形成NPN三极结构，或两个P型区将一个N型区夹在中间形成PNP三极结构； 所述NPN三极结构和PNP三极结构的两端分别与栅电极和源电极接触。优选的，所述NPN三极结构和PNP三极结构的击穿电压小于所述栅氧化层的击穿 电压。优选的，所述电极表面设有氮化硅层。优选的，所述保护层的成分为磷硅玻璃或硼磷硅玻璃。
4
优选的，所述垂直双扩散金属氧化物半导体场效应管是N型场效应管所述衬底 为N+衬底，所述外延层为N—外延层，所述阱区为P型阱区，所述注入区为N+注入区，所述栅 氧化层的成分为二氧化硅。还提供一种具有静电释放保护结构的垂直双扩散金属氧化物半导体场效应管的 制造方法。一种具有静电释放保护结构的垂直双扩散金属氧化物半导体场效应管的制造方 法，包括下列步骤在所述金属氧化物半导体场效应管的栅极和源极之间串联静电释放保 护结构；所述静电释放保护结构是NPN三极结构或PNP三极结构，所述NPN三极结构和PNP 三极结构是通过对所述垂直双扩散金属氧化物半导体场效应管本身的多晶硅栅极进行N 型和P型杂质的掺杂实现的；所述制造方法具体包括以下步骤在衬底上生长外延层；在所 述外延层上生长氧化层；向所述外延层内注入P型杂质形成阱区；在所述氧化层上淀积多 晶硅层；掺杂N型和P型杂质，形成注入区，并形成所述NPN三极结构或PNP三极结构；具体 是在所述阱区内注入N型杂质，形成注入区，且在多晶硅层内注入N型和P型杂质，形成所 述NPN三极结构或PNP三极结构；在所述多晶硅层表面淀积形成保护层；蚀刻所述保护层 形成引线孔后通过溅射形成电极，所述电极包括相互分离的源电极和栅电极；所述NPN三 极结构和PNP三极结构具体是两个N型区将一个P型区夹在中间形成NPN三极结构，或两 个P型区将一个N型区夹在中间形成PNP三极结构；所述NPN三极结构和PNP三极结构的 两端分别与栅电极和源电极接触。优选的，还包括以下步骤在电极表面淀积氮化硅层，并蚀刻所述氮化硅层，在所 述电极表面形成压焊口。优选的，所述垂直双扩散金属氧化物半导体场效应管是N型场效应管所述衬底 为N+衬底，所述外延层为N—外延层，所述阱区为P型阱区，所述注入区为N+注入区，所述保 护层的成分为磷硅玻璃或硼磷硅玻璃，所述氧化层的成分为二氧化硅。上述静电释放结构，通过在MOSFET的栅极和源极之间串联NPN或PNP三极结构的 静电释放保护结构，使栅极和源极之间的电势差在超过三极结构的击穿电压之前，呈现出 绝缘特性；当静电电压超过击穿电压时，三极结构导通使静电得到释放，避免静电击穿栅氧 化层对器件造成损伤。且该静电释放保护结构呈现的是双向绝缘特性，即无论栅极电位相 对于源极无论正负(且栅极和源极电势差的绝对值小于击穿电压)均为绝缘状态，避免对 器件的正常工作状态造成影响。且只是在传统工艺的基础上对多晶硅掺杂工艺做出改动， 操作简单且成本低。
图1为一个实施例中垂直双扩散金属氧化物半导体场效应管的结构示意图；图2为一个实施例中垂直双扩散金属氧化物半导体场效应管的剖面示意图；图3为一个实施例中具有静电释放保护结构的垂直双扩散金属氧化物半导体场 效应管的制造方法的流程图。
具体实施方式本发明的静电释放(ESD)保护结构是通过在MOSFET的栅极和源极之间设置NPN(或PNP)三极结构形成的，即NPN(或PNP)三极结构串联在MOSFET的栅极和源极之间。以下通过将ESD保护结构应用在垂直双扩散金属氧化物半导体场效应管中 (VDM0SFET)的一个实施例来对本发明做出清楚的说明。图1为该实施例中垂直双扩散金属 氧化物半导体场效应管的结构图。垂直双扩散金属氧化物半导体场效应管包括栅极10，源 极20和漏极30，栅极10和源极20之间设有ESD保护结构40，该ESD保护结构40是一个 NPN (或PNP)的三极结构。在优选的实施例中，静电释放保护结构40的三极结构是通过对VDM0SFET本身的 多晶硅栅极进行N型和P型掺杂实现的。图2为一个实施例中垂直双扩散金属氧化物半导体场效应管的剖面示意图。包括 衬底110，衬底110上的外延层120，外延层120内的阱区122，阱区122内的注入区124，外 延层120表面的栅氧化层130，栅氧化层130上的多晶硅层，多晶硅层表面的保护层，以及保 护层上的电极。多晶硅层包括多晶硅栅极150和多晶硅栅140。保护层包括多晶硅栅极150表面 的栅极保护层170和多晶硅栅140表面的栅保护层160。电极包括相互分离的源电极180 和栅电极190，所述源电极180位于阱区122上、与注入区124接触且包覆所述多晶硅栅140 和多晶硅栅140表面的栅保护层160，所述栅电极190位于多晶硅栅极150上且贯穿多晶硅 栅极150表面的栅极保护层170而与多晶硅栅极150接触。多晶硅栅极150包括通过掺杂形成的N型区和P型区，具体可以是如图2所示，N 型区152和N型区156将P型区154夹在中间，形成NPN三极结构。在其他实施例中也可 以是两个P型区将一个N型区夹在中间，形成PNP三极结构。NPN(或PNP)三极结构的两 端分别与栅电极190和源电极180接触，这样就形成了串联在MOSFET栅极和源极之间的结 构。在优选的实施例中，保护层的材料采用硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。在优选的实施例中，可以在电极表面布设氮化硅层，将器件与外界隔离，起到保护 作用。栅氧化层130的成分为二氧化硅。当上述垂直双扩散金属氧化物半导体场效应管 为N型场效应管时，衬底110为N+衬底，外延层120为N—外延层，阱区122为P型阱区，注 入区124为N+注入区。可以通过调节多晶硅栅极的掺杂浓度或其他参数，实现对NPN(或PNP)三极结构 的击穿电压BVes (此击穿是可恢复的)进行调整，以适应器件的需要，BVgs应小于栅氧化层 的击穿电压Vb。具有上述ESD保护结构的VDM0SFET的制造与传统的制造工艺相似，只是在淀积多 晶硅层后进行多晶硅掺杂时，既要进行P型又要进行N型的掺杂。图3为一个实施例中具 有ESD保护结构的VDM0SFET的制造方法的流程图。包括下列步骤SlO 在衬底上生长外延层。S20 在外延层上生长氧化层。S30 向外延层内注入P型杂质形成阱区。S40 在氧化层上淀积多晶硅层。S50:注入N型和P型杂质形成注入区和三极结构。具体是在阱区内注入N型杂质，形成注入区，且在多晶硅层内注入N型和P型杂质，形成NPN三极结构或PNP三极结构。S60 在多晶硅层表面淀积形成保护层。S70:蚀刻所述保护层形成引线孔后通过溅射形成电极，包括相互分离的源电极和 栅电极。在优选的实施例中，还包括在电极表面淀积氮化硅层，并蚀刻氮化硅层，在电极表 面形成压焊口的步骤。上述氧化层的成分是二氧化硅，保护层的成分是硼磷硅玻璃(BPSG)或磷硅玻璃 (PSG)。当上述垂直双扩散金属氧化物半导体场效应管为N型场效应管时，衬底为N+衬 底，外延层为N—外延层，阱区为P型阱区，注入区为N+注入区。NPN(或PNP)三极结构具体是两个N型区将一个P型区夹在中间形成NPN三极结 构(或两个P型区将一个N型区夹在中间形成PNP三极结构)。所述NPN (或PNP)三极结 构的两端分别与栅电极和源电极接触。上述静电释放结构，通过在MOSFET的栅极和源极之间串联NPN或PNP三极结构的 静电释放保护结构，使栅极和源极之间的电势差在超过三极结构的击穿电压之前，呈现出 绝缘特性；当静电电压超过击穿电压时，三极结构导通使静电得到释放，避免静电击穿栅氧 化层对器件造成损伤。且该静电释放保护结构呈现的是双向绝缘特性，即无论栅极电位相 对于源极无论正负(且栅极和源极电势差的绝对值小于击穿电压)均为绝缘状态，避免对 器件的正常工作状态造成影响。且只是在传统工艺的基础上对多晶硅掺杂工艺做出改动， 操作简单且成本低。以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并 不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员 来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保 护范围。因此，本发明专利的保护范围应以所附权利要求为准。
权利要求
一种静电释放保护结构，其特征在于，所述静电释放保护结构串联在金属氧化物半导体场效应管的栅极和源极之间，所述静电释放保护结构是NPN三极结构或PNP三极结构。
2.根据权利要求1所述的静电释放保护结构，其特征在于，所述金属氧化物半导体场 效应管是垂直双扩散金属氧化物半导体场效应管，所述NPN三极结构和PNP三极结构是通 过对所述垂直双扩散金属氧化物半导体场效应管本身的多晶硅栅极进行N型和P型杂质的 掺杂实现的。
3.根据权利要求2所述的静电释放保护结构，其特征在于，所述垂直双扩散金属氧化 物半导体场效应管包括衬底，衬底上的外延层，外延层内的阱区，阱区内的注入区，外延层 表面的栅氧化层，栅氧化层上的多晶硅层，多晶硅层表面的保护层，以及保护层上的电极；所述多晶硅层包括多晶硅栅极和多晶硅栅；所述保护层包括多晶硅栅极表面的栅极保 护层和多晶硅栅表面的栅保护层；所述电极包括源电极和栅电极，所述源电极位于阱区上、 与注入区接触且包覆所述多晶硅栅和多晶硅栅表面的保护层，所述栅电极位于多晶硅栅极 上且贯穿多晶硅栅极表面的保护层而与多晶硅栅极接触；所述多晶硅栅极包括通过掺杂形成的N型区和P型区，具体是两个N型区将一个P型 区夹在中间形成NPN三极结构，或两个P型区将一个N型区夹在中间形成PNP三极结构；所 述NPN三极结构和PNP三极结构的两端分别与栅电极和源电极接触。
4.根据权利要求3所述的静电释放保护结构，其特征在于，所述NPN三极结构和PNP三 极结构的击穿电压小于所述栅氧化层的击穿电压。
5.根据权利要求3所述的静电释放保护结构，其特征在于，所述电极表面设有氮化硅层。
6.根据权利要求3所述的静电释放保护结构，其特征在于，所述保护层的成分为磷硅 玻璃或硼磷硅玻璃。
7.根据权利要求1-6中任意一项所述的静电释放保护结构，其特征在于，所述垂直双 扩散金属氧化物半导体场效应管是N型场效应管所述衬底为N+衬底，所述外延层为N—外 延层，所述阱区为P型阱区，所述注入区为N+注入区；所述栅氧化层的成分为二氧化硅。
8.一种具有静电释放保护结构的垂直双扩散金属氧化物半导体场效应管的制造方法， 包括下列步骤在所述金属氧化物半导体场效应管的栅极和源极之间串联静电释放保护结 构；所述静电释放保护结构是NPN三极结构或PNP三极结构，所述NPN三极结构和PNP三极 结构是通过对所述垂直双扩散金属氧化物半导体场效应管本身的多晶硅栅极进行N型和P 型杂质的掺杂实现的；所述制造方法具体包括以下步骤在衬底上生长外延层；在所述外延层上生长氧化层；向所述外延层内注入P型杂质形成阱区；在所述氧化层上淀积多晶硅层；掺杂N型和P型杂质，形成注入区，并形成所述NPN三极结构或PNP三极结构；具体是 在所述阱区内注入N型杂质，形成注入区，且在多晶硅层内注入N型和P型杂质，形成所述 NPN三极结构或PNP三极结构；在所述多晶硅层表面淀积形成保护层；蚀刻所述保护层形成引线孔后通过溅射形成电极，所述电极包括相互分离的源电极和栅电极；所述NPN三极结构和PNP三极结构具体是两个N型区将一个P型区夹在中间形成NPN 三极结构，或两个P型区将一个N型区夹在中间形成PNP三极结构；所述NPN三极结构和 PNP三极结构的两端分别与栅电极和源电极接触。
9.根据权利要求8所述的具有静电释放保护结构的垂直双扩散金属氧化物半导体场 效应管的制造方法，其特征在于，还包括以下步骤在电极表面淀积氮化硅层，并蚀刻所述氮化硅层，在所述电极表面形成压焊口。
10.根据权利要求8或9所述的具有静电释放保护结构的垂直双扩散金属氧化物半导 体场效应管的制造方法，其特征在于，所述垂直双扩散金属氧化物半导体场效应管是N型 场效应管所述衬底为N+衬底，所述外延层为N—外延层，所述阱区为P型阱区，所述注入区 为N+注入区；所述保护层的成分为磷硅玻璃或硼磷硅玻璃，所述氧化层的成分为二氧化硅。
全文摘要
本发明涉及一种静电释放保护结构，静电释放保护结构串联在金属氧化物半导体场效应管的栅极和源极之间，静电释放保护结构是NPN三极结构或PNP三极结构。本发明还涉及一种具有静电释放保护结构的垂直双扩散金属氧化物半导体场效应管的制造方法。上述静电释放结构，通过在MOSFET的栅极和源极之间串联NPN或PNP三极结构的静电释放保护结构，使栅极和源极之间的电势差在超过三极结构的击穿电压之前，呈现出绝缘特性；当静电电压超过击穿电压时，三极结构导通使静电得到释放，避免静电击穿栅氧化层对器件造成损伤。且该静电释放保护结构呈现的是双向绝缘特性，即无论栅极电位相对于源极无论正负均为绝缘状态，避免对器件的正常工作状态造成影响。
文档编号H01L29/73GK101901829SQ20101017292
公开日2010年12月1日 申请日期2010年5月7日 优先权日2010年5月7日
发明者业海俊, 刘宗贺, 刘玮, 孙伟, 康剑, 李 杰, 柏才利, 盛曦 申请人:深圳深爱半导体有限公司